FPGA初體驗之用戶IP核封裝

 

實驗平臺：Vivado 2015

開發板：Xilinx ZYNQ-7020

內容：建立和封裝用戶IP核流程

---

 

第一步：打開Vivado 2015，新建工程。

第二步：更改工程名和存放路徑，點擊下一步。

第三步：選擇RTL工程，點擊下一步。

 

第四步：點擊建立文件，輸入IP核名稱（自定義），點擊OK。

 

點擊下一步。

點擊下一步。

第五步：選擇對應的芯片。個人開發板用的芯片是xc7z020clg-1，點擊下一步。

點擊完成。

 

直接點擊OK。

第六步：編輯myip.v

代碼：myip.v

 1 `timescale 1ns / 1ps  2 
 3 module myip #(parameter Delay = 3)(  4     input a,  5     input b,  6     output[3:0] z  7  );  8     assign #Delay z[0]= a & b;  9     assign #Delay z[1]= ~(a & b); 10     assign #Delay z[2]=a | b; 11     assign #Delay z[3]=~(a | b); 12     
13 endmodule

保存代碼。

---

---

 

 設置IP庫名和目錄

 第一步：打開左側導航欄中的工程設置，選擇IP圖標，找到Packager，設置IP庫名和目錄。

第二步：點擊Tools，選擇Create and Package IP...

選擇Package your current project，點擊下一步。

點擊下一步

點擊完成。

第三步：設置參數

 雙擊須要設置的參數：

 

查看GUI界面，查看Delay參數。

第四步：當確認全部參數設置完成後，進行IP核封裝。

點擊OK。

到此爲止IP核封裝完成。