學習利用Verilog的crc校驗碼生成

關於crc校驗碼的原理，就不詳細的說了，感覺心裏明白就可，比賽前再看看。 求法大概這樣： 給定一個生成多項式g(x)=xn1+xn2+… …+1，這裏最高冪次假設是m。 假設g(x) = x4 + x3 + 1，則對應代碼爲G = 11001。 要發送的信息爲A 假設A = 1011001，接着將A左移m位（即在A右側添m個零）得到B 然後用B模二除G，所得的餘數就是校驗字段crc校驗碼。 模2除

>>阅读原文<<