Quartus Prime 16.1 和Modelsim 16.1聯合（二）仿真測試

上次介紹了軟件聯合安裝和部分基本配置，兩個軟件可以獨立使用，但是不能聯合使用，下面我將詳細介紹quartus 16.1和modelsim 16.1聯合仿真配置以及仿真測試的過程。 1、首先當然是打開quartus軟件，創建FPGA工程，編寫代碼，編譯等，具體過程不詳述。爲了簡單起見，編寫一個非常簡單的時序邏輯電路：模12計數器，語言爲Verilog。之前自己一直用的是VHDL，應該是自己學的不全面

>>阅读原文<<