uart異步串行收發器 設計報告

目錄 一、設計需求 二、頂層設計 三、頂層架構 四、發送器線性序列機（線性鏈狀態機）設計 五、接收器線性序列機設計 一、設計需求 1.一個具有接收發送流緩存的異步串行收發器 2.流緩存深度256，數據寬度8 3.異步串行收發器波特率9600 4.採用EIA建議，收發器時鐘uart_clk爲16倍波特率（16*9600=153.6K Hz） 5.UART編碼：1個啓始位，8個信息位，0個奇偶校驗位，

>>阅读原文<<