如何修改Xilinx IP中文件的只讀屬性？

不知道你們有沒有遇到過一個問題，就是你想修改xilinx IP中的某些代碼，或者想經過debug進一步瞭解這些代碼時，可是發現它不支持修改的，是read-only屬性。本文將給你們介紹一種方法，來解決這個問題。

Generate Output Products

首先小編須要給你們介紹的是，在最終生成IP的時候的兩個屬性（ug896_page35）：

在Vivado中默認的選項爲 Out of context per IP，工具會自動爲IP建立XCI和DCP，更改日誌，以及實例化模板。一般的作法也都是選擇這一選項。

Global Synthesize選項表示的是，將IP的HDL和用戶的HDL一塊兒進行綜合。

修改xilinx ip中代碼的只讀屬性

在生成IP的時候，若是最終的Synthesizs Options是按照默認的選項，選擇的是Out of context per IP，那麼最終生成的IP中的代碼屬性是隻讀的，以下圖右上角所示：

如下爲修改Xilinx IP中代碼的只讀屬性的具體操做步驟：

1 修改IP的Synthesizs Options爲Global。

以下圖所示，gtwizard_share IP已經和其餘的IP不同了，它的前面已經沒有橘黃色的小框了，其餘IP的Synthesizs Options爲 Out of context per IP。

2 在Sources 窗口中在Complier Order項中選中該IP。

3 一樣是在上圖中的Source File Properties窗口中的Propertie項中找到IS_MANAGED選項，將後面的「√」去掉。

去掉之後，能夠看到IP前面的標記就變了，以下圖：

同時再去查看代碼，發現read-only屬性沒有了，此時就能夠進行編輯了。

應用

• 好比 MIG 核中的 MMCM 能夠修改，而後節約BUFG

• SDI 中的某些lock信號用來做爲後一級的復位，或者某些2分頻時鐘，能夠從核裏面引出來

• Transceiver 裏面的BUG在某些狀況下將BUFG修改BUFH，節省BUFG

其餘的IP看我的選擇便可修改，作到 IP 靈活操做，再也不是「黑盒子」。

掃 碼 關 注   一 起 暢 聊

深耕在FPGA  扎根於視頻領域 

卓越於神經網絡

本文分享自微信公衆號 - 瓜大三哥（xiguazai_tortoise）。
若有侵權，請聯繫 support@oschina.cn 刪除。
本文參與「OSC源創計劃」，歡迎正在閱讀的你也加入，一塊兒分享。