二分頻電路及代碼

module cy4( input ext_clk_25m, //外部輸入25MHz時鐘信號 input ext_rst_n, //外部輸入復位信號，低電平有效 output reg clk_12m5 //二分頻時鐘信號 ); always @(posedge ext_clk_25m or n

>>阅读原文<<