上拉電阻與下拉電阻的做用

　　單片機的管腳輸入須要有明確的信號，也就是要麼高電平，要麼低電平。一般咱們認爲，你的輸入腳若是和vcc相接，那確定是高電平；和gnd相接，那確定是低電平。然而還有一種狀態你可能忽視了，就是管腳懸空的時候。

　　管腳懸空的時候，因爲電路中的電磁感應，能夠在管腳上隨機地感應出時高時低的電平，這就使得在單片機看來，你在隨機地輸入1或0。這顯然也不是你所須要了。你所須要的是明確的高或低電平。對芯片輸入管腳, 若在系統板上懸空(未與任何輸出腳或驅動相接)是比較危險的.由於此時頗有可能輸入管腳內部電容電荷累積使之達到中間電平(好比1.5V), 而使得輸入緩衝器的PMOS管和NMOS管同時導通, 這樣一來就在電源和地之間造成直接通路, 產生較大的漏電流, 時間一長就可能損壞芯片. 而且由於處於中間電平會致使內部電路對其邏輯(0或1)判斷混亂. 

　　故須要外加電阻，若是這個電阻的一端連在了vcc上，那這個電阻就是所謂的上拉電阻，它能夠幫助管腳確定處於高電平。若是這個電阻的一端連在了gnd上，那這個電阻就是所謂的下拉電阻，上拉電阻和下拉電阻的目的是幫助電路消滅由於感應電壓帶來的隨機高低電平。

上拉電阻和下拉電阻的做用

　　上拉電阻和下拉電阻的其中一個做用是防止輸入端懸空，使其有肯定的狀態，減弱外部電流對芯片產生的干擾。

　　上拉就是將不肯定的信號經過一個電阻提高爲高電平，通常來講上拉電阻越小，驅動能力越強，但功耗也越大，同時也須要考慮下級電路對驅動能力的要求，上拉電阻選擇的合適才能向下級電路提供足夠的電流。另外就是數字電路對高低電平都有一個合適的門檻（零電平門檻）。

　　上拉電阻是用來解決總線驅動能力不足時提供電流的，通常說法是拉電流；下拉電阻是用來吸取電流的，也就是所謂的灌電流。通常來講灌電流比拉電流要大，也就是灌電流驅動能力強一些

上拉電阻的做用：

1.當用TTL電路驅動CMOS電路時，若是TTL電路的輸出高電平低於CMOS電路的最低高電平（通常是3~5V），這是就須要在TTL的輸出端接上上拉電阻，以提升輸出高電平的值。

2.OC門電路必須加上拉電阻纔可使用。

3.爲增大輸出引腳的輸出能力，有的引腳上也會使用上拉電阻。

4.在CMOS芯片上，爲了防止靜電形成損壞，有的管腳不能懸空，通常接上拉電阻產生下降輸出阻抗，提供泄荷通路；

5.芯片管腳加上拉電阻來提升輸出電平，從而提升芯片輸入信號的噪聲容限，加強幹擾能力；

6.提升總線的抗電磁抗干擾能力，管腳懸空易受外界的電磁干擾。

上拉電阻阻值的選擇原則：

1）從節約功耗及芯片的灌電流能力考慮應足夠大：電阻大，電流小；

2）從確保足夠的驅動電流考慮應足夠小：電阻小，電流大；

3）對高速電路，過大的上拉電阻可能邊沿變平緩。

綜合考慮這三點，一般在1K到10K之間考慮。