使用官方的HDL試驗DAC輸出 之一

官方的AD9361接口做得很完善，我覺得應該花時間研究透徹。正好這段時間難得的安靜，我就專門做做試驗研究學習一下。 AXI_AD9361這個模塊咱們之前的博客分析了幾次，今天試驗ADC的輸出，看看ENBALE,VALID和數據這三者之間關係。 其實查看代碼可以看到ENABLE是處理器通過AXI LITE接口設置，而VALID是用於數據通訊進行數據指示的。爲什麼要有這兩個信號呢，我的猜測（後續查代碼

>>阅读原文<<