基於FPGA的圖像卷積運算，程序代碼

`timescale 1 ps / 1 ps module tst_tb;input reg  clk ; reg   rst_n ;it initial  begin     clk = 0 ;     rst_n = 0;     #100 rst_n =1 ; endmodule      always #5 clk <= ~clk ;sed ///---------------------

>>阅读原文<<