計算機組成原理十套練習-白中英（B1 B2 B3 B4 B5 B6 B7B8 B9 B10）

本科生期末試卷（一）

1、選擇題（每小題1分，共15分）

  1  從器件角度看，計算機經歷了五代變化。但從系統結構看，至今絕大多數計算機仍屬於（ B ）計算機。

    A  並行    B  馮·諾依曼    C  智能    D  串行

  2  某機字長32位，其中1位表示符號位。若用定點整數表示，則最小負整數爲（ A ）。

    A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)

  3  如下有關運算器的描述，（ C ）是正確的。

A  只作加法運算

    B  只作算術運算

C  算術運算與邏輯運算

    D  只作邏輯運算

  4  EEPROM是指（D  ）。

    A  讀寫存儲器    B  只讀存儲器

    C  閃速記憶體    D  電擦除可編程只讀存儲器

  5  經常使用的虛擬存儲系統由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。

    A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache

  6  RISC訪內指令中，操做數的物理位置通常安排在（ C ）。

A  棧頂和次棧頂

    B  兩個主存單元

C  一個主存單元和一個通用寄存器

    D  兩個通用寄存器

  7  當前的CPU由（B  ）組成。

A  控制器

    B  控制器、運算器、cache

C  運算器、主存

    D  控制器、ALU、主存

  8  流水CPU是由一系列叫作「段」的處理部件組成。和具有m個並行部件的CPU相比，一個m段流水CPU的吞吐能力是（ D ）。A  具有同等水平 B  不具有同等水平C  小於前者D  大於前者

  9  在集中式總線仲裁中，（ C ）方式迴應時間最快。

    A  獨立請求    B  計數器定時查詢    C  菊花鏈

  10  CPU中跟蹤指令後繼地址的寄存器是（ C ）。

    A  地址寄存器    B  指令計數器 C  程序計數器    D  指令寄存器

  11  從信息流的傳輸速度來看，（ A ）系統工做效率最低。

    A  單總線    B  雙總線C  三總線    D  多總線

  12  單級中斷系統中，CPU一旦迴應中斷，當即關閉（C  ）標誌，以防止本次中斷服務結束前同級的其餘中斷源產生另外一次中斷進行干擾。

    A  中斷容許    B  中斷請求 C  中斷屏蔽    D  DMA請求

  13  安騰處理機的典型指令格式爲（  A）位。

    A  32位    B  64位    C  41位    D  48位

  14  下面操做中應該由特權指令完成的是（  ）。

A  設置定時器的初值 B  從用戶模式切換到管理員模式C  開定時器中斷 D  關中斷

  15  下列各項中，不屬於安騰體系結構基本特徵的是（  ）。

A  超長指令字B  顯式並行指令計算C  推斷執行 D  超線程

2、填空題（每小題2分，共20分）

  1  字符信息是符號數據，屬於處理（非數值 ）領域的問題，國際上採用的字符系統是七單位的（ ASCII ）碼。

  2  按IEEE754標準，一個32位浮點數由符號位S（1位）、階碼E（8位）、尾數M（23位）三個域組成。其中階碼E的值等於指數的真值（ e ）加上一個固定的偏移值（  127）。

  3  雙端口存儲器和多模塊交叉存儲器屬於並行存儲器結構，其中前者採用（空間）並行技術，後者採用（時間）並行技術。

  4  虛擬存儲器分爲頁式、（端）式、（段頁）式三種。

  5  安騰指令格式採用5個字段：除了操做碼（OP）字段和推斷字段外，還有3個7位的（  ）字段，它們用於指定（  ）2個源操做數和1個目標操做數的地址。

  6  CPU從存儲器取出一條指令並執行該指令的時間稱爲（指令），它經常使用若干個（時鐘週期）來表示。

  7  安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應用寄存器、1個指令指針寄存器（即程序計數器）外，還有64個（推斷寄存器）和8個（  ）。

  8  衡量總線性能的重要指標是（帶寬），它定義爲總線自己所能達到的最高傳輸速率，單位是（Mbps）。

  9  DMA控制器按其結構，分爲（選擇型）DMA控制器和（多路型）DMA控制器。前者適用於高速設備，後者適用於慢速設備。

  10  64位處理機的兩種典型體系結構是（MIPS）和（RICS）。前者保持了與IA-32的徹底兼容，後者則是一種全新的體系結構。

3、簡答題（每小題8分，共16分）

  1  CPU中有哪幾類主要寄存器，用一句話回答其功能。

答：1.數據緩衝寄存器（DR）2.指令寄存器（IR）3.程序計數器（PC）4.地址寄存器（AR）5.累加寄存器（AC）

6.狀態條件寄存器（PSW）。功能:進行算數運算與邏輯運算

  2  指令和數據都用二進制代碼存放在存儲器中，從時空觀角度回答CPU如何區分讀出的代碼是指令仍是數據。

答:在時間上，取址週期湊個存儲器中取出的是指令，而執行週期湊個存儲器取出或往存儲器在寫入的是數據，在空間上，從存儲器中取出指令送控制器，而執行週期從存儲器從取的數據送運算器、往存儲器寫入的數據也是來自運算器

4、計算題（10分）

設x=-15，y=+13，數據用補碼錶示，用帶求補器的陣列乘法器求出乘積x×y，並用十進制數乘法進行驗證。

 

6、設計題（15分）

某計算機有下圖所示的功能部件，其中M爲主存，指令和數據均存放在其中，MDR爲主存數據寄存器，MAR爲主存地址寄存器，R0～R3爲通用寄存器，IR爲指令寄存器，PC爲程序計數器（具備自動加1功能），C、D爲暫存寄存器，ALU爲算術邏輯單元，移位器可左移、右移、直通傳送。

 ⑴將全部功能部件鏈接起來，組成完整的數據通路，並用單向或雙向箭頭表示信息傳送方向。

    ⑵畫出「ADD R1，（R2）」指令週期流程圖。該指令的含義是將R1中的數與（R2）指示的主存單元中的數相加，相加的結果直通傳送至R1中。

    ⑶若另外增長一個指令存貯器，修改數據通路，畫出⑵的指令週期流程圖。

 

 

7、分析計算題（12分）

若是一條指令的執行過程分爲取指令、指令譯碼、指令執行三個子過程，每一個子過程時間都爲100ns。

⑴請分別畫出指令順序執行和流水執行方式的時空圖。

⑵計算兩種狀況下執行n=1000條指令所需的時間。

⑶流水方式比順序方式執行指令的速度提升了幾倍？

 

 

本科生期末試卷（二）

1、選擇題（每小題1分，共15分）

  1  馮·諾依曼機工做的基本方式的特色是（  B）。

A  多指令流單數據流B  按地址訪問並順序執行指C  堆棧操D  存貯器按內容選擇地址

  2  在機器數（ B C）中，零的表示形式是惟一的。

    A  原碼    B  補碼    C  移碼    D  反碼

  3  在定點二進制運算器中，減法運算通常經過（ D ）來實現。

A  原碼運算的二進制減法器 B補碼運算的二進制減法器 C原碼運算的十進制加法器 D補碼運算的二進制加法器

  4  某計算機字長32位，其存儲容量爲256MB，若按單字編址，它的尋址範圍是（ D ）。

    A  0—64MB    B  0—32MB    C  0—32M    D  0—64M

  5  主存貯器和CPU之間增長cache的目的是（ A ）。

A  解決CPU和主存之間的速度匹配問題B  擴大主存貯器容量

C  擴大CPU中通用寄存器的數量D  既擴大主存貯器容量，又擴大CPU中通用寄存器的數量

  6  單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數外，另外一個常需採用（C  ）。

A  堆棧尋址方式    B  當即尋址方式 C  隱含尋址方式    D  間接尋址方式

  7  同步控制是（ C ）。

A  只適用於CPU控制的方式B  只適用於外圍設備控制的方式

C  由統一時序信號控制的方式D  全部指令執行時間都相同的方式

  8  描述PCI總線中基本概念不正確的句子是（C  ）。

A  PCI總線是一個與處理器無關的高速外圍設備B  PCI總線的基本傳輸機制是猝發式傳送

C  PCI設備必定是主設備D  系統中只容許有一條PCI總線

  9  CRT的分辨率爲1024×1024像素，像素的顏色數爲256，則刷新存儲器的容量爲（ B ）。

    A  512KB    B  1MB    C  256KB    D  2MB

  10  爲了便於實現多級中斷，保存現場信息最有效的辦法是採用（ B ）。

    A  通用寄存器    B  堆棧    C  存儲器    D  外存

  11  特權指令是由（ C ）執行的機器指令。

    A  中斷程序    B  用戶程序    C  操做系統核心程序    D  I/O程序

  12  虛擬存儲技術主要解決存儲器的（ B ）問題。

    A  速度    B  擴大存儲容量    C  成本    D  前三者兼顧

  13  引入多道程序的目的在於（  A）。

A  充分利用CPU，減小等待CPU時間B  提升實時迴應速度

C  有利於代碼共享，減小主輔存信息交換量 D  充分利用存儲器

  14  64位雙核安騰處理機採用了（ B ）技術。

    A  流水    B  時間並行    C  資源重複    D  流水+資源重複

  15  在安騰處理機中，控制推測技術主要用於解決（ B ）問題。

A  中斷服務B  與取數指令有關的控制相關

C  與轉移指令有關的控制相關D  與存數指令有關的控制相關

2、填空題（每小題2分，共20分）

  1  在計算機術語中，將ALU控制器和（ 運算器 ）存儲器合在一塊兒稱爲（ CPU ）。

  2  數的真值變成機器碼可採用原碼錶示法，反碼錶示法，（ 補碼 ）表示法，（ 移碼 ）表示法。

  3  普遍使用的（ SRAM）和（ DRAM ）都是半導體隨機讀寫存儲器。前者的速度比後者快，但集成度不如後者高。

  4  反映主存速度指標的三個術語是存取時間、（存儲器帶寬 ）和（ 存儲週期 ）。

  5  造成指令地址的方法稱爲指令尋址，一般是（順序）尋址，遇到轉移指令時（ 跳躍 ）尋址。

  6  CPU從（ 存儲器 ）取出一條指令並執行這條指令的時間和稱爲（ 指令週期 ）。

  7  RISC指令系統的最大特色是：只有（ 取數 ）指令和（存數 ）指令訪問記憶體，其他指令的操做均在寄存器之間進行。

  8  微型機的標準總線，從帶寬132MB/S的32位（字長）總線發展到64位的（指令）總線。

  9  IA-32表示（ intel ）公司的（ 64 ）位處理機體系結構。

  10  安騰體系機構採用顯示並行指令計算技術，在指令中設計了（屬性）字段，用以指明哪些指令能夠（並行）執行。

3、簡答題（每小題8分，共16分）

  1  簡述64位安騰處理機的體系結構主要特色。

 

1：顯式並行指令計算技術。 2 超長指令字技術 3 分支推斷技術 4 推測技術 5 軟件流水技術 6 寄存器堆棧技術 

  2  畫出分佈式仲裁器的邏輯示意圖。《195頁》

 

 

 

 

 

 

 

 

 

 

 

4、計算題（10分）

    已知x=-0.01111，y=+0.11001,求：

  ①  [x]補，[-x]補，[y]補，[-y]補；

  ②  x+y,x-y,判斷加減運算是否溢出。

 

5、分析題（12分）

    參見圖1，這是一個二維中斷系統，請問：

    ①  在中斷狀況下，CPU和設備的優先級如何考慮？請按降序排列各設備的中斷優先級。

    ②  若CPU現執行設備C的中斷服務程序，IM2，IM1，IM0的狀態是什麼？若是CPU執行設備H的中斷服務程序，IM2，IM1，IM0的狀態又是什麼？

    ③  每一級的IM可否對某個優先級的個別設備單獨進行屏蔽？若是不能，採起什麼方法可達到目的？

    ④  若設備C一提出中斷請求，CPU當即進行迴應，如何調整才能知足此要求？

 

6、設計題（15分）

    圖2所示爲雙總線結構機器的數據通路，IR爲指令寄存器，PC爲程序計數器（具備自增功能），M爲主存（受R/W#信號控制），AR爲地址寄存器，DR爲數據緩衝寄存器，ALU由加、減控制信號決定完成何種操做，控制信號G控制的是一個門電路。另外，在線標註有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o爲寄存器R1的輸出控制信號，未標字符的線爲直通線，不受控制。

　　①  「ADD　R2,R0」指令完成(R0)+(R2)→R0的功能操做，畫出其指令週期流程圖，假設該指令的地址已放入PC中。並在流程圖每個CPU週期右邊列出相應的微操做控制信號序列。

②  若將（取指週期）縮短爲一個CPU週期，請先畫出修改數據通路，而後畫出指令週期流程圖。

 

 

 

 

 

7、分析題（12分）

設有k=4段指令流水線，它們是取指令、譯碼、執行、存結果，各流水段持續時間均爲Δt。

①連續輸入n=8條指令，請畫出指令流水線時空圖。

②推導流水線實際吞吐率的公式P，它定義爲單位時間中輸出的指令數。

③推導流水線的加速比公式S，它定義爲順序執行幾條指令所用的時間與流水執行幾條指令所用的時間之比。

 

 

 

 

本科生期末試卷（三）

1、選擇題（每小題1分，共15分）

  1  下列數中最小的數是（ A ）。

    A  （101001）2    B  （52）8    C  （101001）BCD    D  （233）16

  2  某DRAM芯片，其存儲容量爲512M×8位，該芯片的地址線和數據線的數目是（ D ）。

    A  8，512    B  512，8    C  18，8    D  19，8

  3  在下面描述的彙編語言基本概念中，不正確的表述是（ C ）。

A  對程序員的訓練要求來講，須要硬件知識  B  彙編語言對機器的依賴性高

C  用匯編語言編寫程序的難度比高級語言    D  彙編語言編寫的程序執行速度比高級語言慢

  4  交叉存儲器實質上是一種多模塊存儲器，它用（ A ）方式執行多個獨立的讀寫操做。

    A  流水    B  資源重複    C  順序    D  資源共享

  5  寄存器間接尋址方式中，操做數在（ B ）。

    A  通用寄存器    B  主存單元    C  程序計數器    D  堆棧

  6  機器指令與微指令之間的關係是（ A ）。

A  用若干條微指令實現一條機器指令B  用若干條機器指令實現一條微指令

C  用一條微指令實現一條機器指令D  用一條機器指令實現一條微指令

  7  描述多媒體CPU基本概念中，不正確的是（ C ）。

A  多媒體CPU是帶有MMX技術的處理器 B  MMX是一種多媒體擴展結構

C  MMX指令集是一種多指令流多數據流的並行處理指令 D  多媒體CPU是以超標量結構爲基礎的CISC機器

  8  在集中式總線仲裁中，（ A ）方式對電路故障最敏感。

    A  菊花鏈    B  獨立請求    C  計數器定時查詢

  9  流水線中形成控制相關的緣由是執行（ A ）指令而引發。

    A  條件轉移    B  訪內    C  算邏    D  無條件轉移

  10  PCI總線是一個高帶寬且與處理器無關的標準總線。下面描述中不正確的是（D  ）。

A  採用同步定時協議    B  採用分佈式仲裁策略 C  具備自動配置能力    D  適合於低成本的小系統

  11  下面陳述中，不屬於外圍設備三個基本組成部分的是（ D ）。

    A  存儲介質    B  驅動裝置    C  控制電路    D  計數器

  12  中斷處理過程當中，（ A ）項是由硬件完成。

    A  關中斷    B  開中斷    C  保存CPU現場    D  恢復CPU現場

  13  IEEE1394是一種高速串行I/O標準界面。如下選項中，（ D ）項不屬於IEEE1394的協議集。

    A  業務層    B  鏈路層    C  物理層    D  串行總線管理

  14  下面陳述中，（ C ）項屬於存儲管理部件MMU的職能。

    A  分區式存儲管理    B  交換技術    C  分頁技術

  15  64位的安騰處理機設置了四類執行單元。下面陳述中，（D  ）項不屬於安騰的執行單元。

A  浮點執行單元    B  存儲器執行單元 C  轉移執行單元    D  定點執行單元

2、填空題（每小題2分，共20分）

  1  定點32位字長的字，採用2的補碼形式表示時，一個字所能表示的整數範圍是（-2的31次方-2的31次方減一 ）。

  2  IEEE754標準規定的64位浮點數格式中，符號位爲1位，階碼爲11位，尾數爲52位，則它能表示的最大規格化正數爲（  ）。

  3  浮點加、減法運算的步驟是（0操做檢查）、（比較階碼大小並完成對階）、（尾數加減）、（規格化處理）、（舍入操做）

  4  某計算機字長32位，其存儲容量爲64MB，若按字編址，它的存儲系統的地址線至少須要（ 24 ）條。

  5  一個組相聯映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（ 20 ）位，其中主存字塊標記應爲（ 9 ）位，組地址應爲（ 5 ）位，Cache地址共（ 11 ）位。

  6  CPU從主存取出一條指令並執行該指令的時間叫（指令週期），它一般包含若干個（CPU週期），然後者又包含若干個（時鐘週期）。

  7  某中斷系統中，每抽取一個輸入數據就要中斷CPU一次，中斷處理程序接收取樣的數據，並將其保存到主存緩衝區內。該中斷處理須要X秒。另外一方面，緩衝區內每存儲N個數據，主程序就將其取出進行處理，這種處理須要Y秒，所以該系統能夠跟蹤到每秒（N/(N*X+Y)）次中斷請求。

  8  在計算機系統中，多個系統部件之間信息傳送的公共通路稱爲（總線）。就其所傳送信息的性質而言，在公共通路上傳送的信息包括（地址）、（數據）、（控制信息）。

  9  在虛存系統中，一般採用頁表保護、段表保護和鍵保護方法實現（存儲區域）保護。

  10  安騰體系結構採用推測技術，利用（控制）推測方法和（數據）推測方法提升指令執行的並行度。

3、簡答題（每小題8分，共16分）

1  列表比較CISC處理機和RISC處理機的特色。

 

  2  簡要列出64位的安騰處理機體系結構的主要特色。

1.顯示並行指令計算（EPIC）技術。 

2.超長指令字（VLIW）技術。

3.分支推斷技術 

4.推測技術

5.軟件流水線技術

6.寄存器堆棧技術

4、計算題（12分）

有兩個浮點數N1=2j1×S1,N2=2j2×S2，其中階碼用4位移碼、尾數用8位原碼錶示（含1位符號位）。設j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，寫出運算步驟及結果。

 

5、設計題（12分）

機器字長32位，常規設計的物理存儲空間≤32M，若將物理存儲空間擴展到256M，請提出一種設計方案。

 

6、分析題（10分）

    某機的指令格式以下所示

 

    X爲尋址特徵位：X=00：直接尋址；X=01：用變址寄存器RX1尋址；X=10：用變址寄存器RX2尋址；X=11：相對尋址

    設(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H表明十六進制數），請肯定下列指令中的有效地址：

①4420H    ②2244H    ③1322H    ④3521H

答：①有效地址：0020H    ②有效地址：1166H    ③有效地址：1256H     ④有效地址：0058H

7、分析題（15分）

    有以下四種類型的單處理機：

    ①  基準標量機（每一個CPU週期啓動1條機器指令，並行度ILP=1）；

②  超級標量機（每一個CPU週期啓動3條機器指令，並行度ILP=3）；

③ 超級流水機（每1/3個CPU週期啓動1條機器指令，並行度ILP=3）；

④  超標量超流水機（每一個CPU週期啓動9條指令，並行度ILP=9）。

試畫出四種類型處理機的時空圖。

 

 

本科生期末試卷（四）

1、選擇題（每小題1分，共15分）

  1  運算器的核心功能部件是（  B）。

    A  數據總線    B  ALU    C  狀態條件寄存器    D  通用寄存器

  2  某單片機字長32位，其存儲容量爲4MB。若按字編址，它的尋址範圍是（A  ）。

    A  1M    B  4MB    C  4M    D  1MB

  3  某SRAM芯片，其容量爲1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數目是（ B ）。

    A  20    B  28    C  30    D  32

  4  雙端口存儲器因此能進行高速讀/寫操做，是由於採用（ D ）。

A  高速芯片    B  新型器件C  流水技術    D  兩套相互獨立的讀寫電路

  5  單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數之外，另外一個數常需採用（  C）。

A  堆棧尋址方式    B  當即尋址方式C  隱含尋址方式    D  間接尋址方式

  6  爲肯定下一條微指令的地址，一般採用判定方式，其基本思想是（ C ）。

    A  用程序計數器PC來產生後繼微指令地址

    B  用微程序計數器μPC來產生後繼微指令地址

    C  經過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產生後繼微指令地址

    D  經過指令中指定一個專門字段來控制產生後繼微指令地址

  7  微程控器中，機器指令與微指令的關係是（  B）。

    A  每一條機器指令由一條微指令來執行B  每一條機器指令由一段用微指令編成的微程序來解釋執行

    C  一段機器指令組成的程序可由一條微指令來執行D  一條微指令由若干條機器指令組成

  8  CPU中跟蹤指令後繼地址的寄存器是（ B ）。

    A  地址寄存器    B  程序計數器    C  指令寄存器    D  通用寄存器

  9  某寄存器中的數值爲指令碼，只有CPU的（ A ）才能識別它。

    A  指令譯碼器    B  判斷程序    C  微指令    D  時序信號

  10  爲實現多級中斷，保存現場信息最有效的方法是採用（ B ）。

    A  通用寄存器    B  堆棧    C  主存    D  外存

  11  採用DMA方式傳送數據時，每傳送一個數據，就要佔用一個（ C ）的時間。

    A  指令週期    B  機器週期    C  存儲週期    D  總線週期

  12  將IEEE1394串行標準界面與SCSI並行標準界面進行比較，指出下面陳述中不正確的項是（ D ）。

A  前者數據傳輸率高B  前者數據傳送的實時性好C  前者使用6芯電纜，體積小D  前者不具備熱插拔能力

  13  下面陳述中，不屬於虛存機制要解決的問題項是（ D ）。

A  調度問題B  地址映射問題C  替換與更新問題D  擴大物理主存的存儲容量和字長

  14  進程從運行狀態轉入就緒狀態的可能緣由是（ D ）。

A  被選中佔有處理機時間  B  等待某一事件發生C  等待的事件已發生D  時間片已用完

  15  安騰處理機的一組指令中，能夠並行執行的指令是（  ）。

A  Id8  r1=[r3]    B  add  r6=r8,r9   C  SUB  r3=r1,r4    D  add  r5=r3,r7

2、填空題（每小題2分，共20分）

 

1  計算機系統的層次結構從下至上可分爲五級，即微程序設計級（或邏輯電路級）、通常機器級、操做系統級、（彙編語言 ）級、（ 高級語言 ）級。

  2  十進制數在計算機內有兩種表示形式：（ 字符串 ）形式和（ 壓縮十進制串）形式。前者主要用在非數值計算的應用領域，後者用於直接完成十進制數的算術運算。

  3  一個定點數由符號位和數值域兩部分組成。按小數點位置不一樣，定點數有（ 純小數 ）和（純整數 ）兩種表示方法。

  4  對存儲器的要求是容量大、速度快、成本低，爲了解決這三方面的矛盾，計算機採用多級存儲體系結構，即（ 高速緩衝存儲器 ）、（ 主存儲器 ）、（外存儲器  ）。

  5  高級的DRAM芯片加強了基本DRAM的功能，存取週期縮短至20ns如下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、（ CDRAM ）、（ SDRAM ）。

  6  一個較完善的指令系統，應當有（完善性）、（有效性）（規整性）、（兼容性 ）四大類指令。

  7  機器指令對四種類型的數據進行操做。這四種數據類型包括（地址）型數據、（數值）型數據、（字符）型數據、（邏輯 ）型數據。

  8  CPU中保存當前正在執行的指令的寄存器是（ 指令寄存器 IR），指示下一條指令地址的寄存器是（  程序計數器PC），保存算術邏輯運算結果的寄存器是（ 數據緩衝寄存器DR ）和（通用寄存器  ）。

  9  虛存系統中，一般採用頁表保護、段表保護和鍵保護以實現（ 存儲區域 ）保護。

  10  安騰體系結構採用分支推斷技術，將傳統的（「if-then-else」  ）分支結構轉變爲無分支的（順序/並行  ）代碼，避免了錯誤預測分支而付出的代價。

3、簡答題（每小題8分，共16分）

  

1  PCI總線中三種橋的名稱是什麼？簡述其功能。

解：PCI總線中三種橋的名稱分別是HOST總線/PCI橋(簡稱HOST橋)、PCI/PCI橋和PCI/LEGACY總線橋。

橋是一個總線轉換部件，可把一條總線的地址空間映射到另外一條總線的地址空間上，從而使系統中任意一個總線主設備都能看到同一份地址表。橋有信號的緩衝能力和信號電平轉換功能。它還能夠完成規程轉換、數據快存化、裝拆數據分組等

  2  安騰處理機採用的6種加強並行性功能的技術措施是什麼？

解：1.顯示並行指令計算技術 

2.超長指令字技術

3.分支推斷技術 

4.推測技術 

5.軟件流水技術 

6.寄存器堆棧技術 

5、計算題（10分）

    設存儲器容量爲64M字，字長爲64位，模塊數m=8，分別用順序和交叉方式進行組織。存儲週期T=100ns，數據總線寬度爲64位，總線傳送週期t=50ns。

求：順序存儲器和交叉存儲器的帶寬各是多少？

解：順序存儲器和交叉存儲器連續讀出m=8個字的性息總量都是

Q=64bx8=512b 

順序存儲器和交叉存儲器連續讀出4個字所需的時間分別是：

t2=mT=8x100ns=8x10^-7s 

t1=T+(m-1)t=100ns+7x50ns=4.5x10^-7s 

順序存儲器和交叉存儲器的帶寬分別是: 

W2=q/t2=512b/(8x10^-7)s=640Mb/s 

W1=q/t1=512b/(4.5x10^-7)s=1137.8Mb/s

6、分析題（12分）

    一種二進制RS型32位的指令結構以下：

    其中OP爲操做碼字段，X爲尋址模式字段，D爲偏移量字段，其尋址模式定義爲有效地址E算法及說明列表以下：

請寫出6種尋址方式的名稱。

解：1.直接尋址方式

 2.相對尋址方式

 3.變址尋址方式

 4.基址尋址方式

 5.間接尋址方式

 6.寄存器間接尋址方式

7、設計題（15分）

    CPU的數據通路如圖1所示。運算器中R0～R3爲通用寄存器，DR爲數據緩衝寄存器，PSW爲狀態字寄存器。D-cache爲數據存儲器，I-cache爲指令存儲器，PC爲程序計數器（具備加1功能），IR爲指令寄存器。單線箭頭信號均爲微操做控制信號（電位或脈衝），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。

    機器指令「LDA(R3),R0」實現的功能是：以（R3）的內容爲數存單元地址，讀出數存該單元中數據至通用寄存器R0中。請畫出該取數指令週期流程圖，並在CPU週期框外寫出所需的微操做控制信號。（一個CPU週期有T1～T4四個時鐘信號，寄存器打入信號必須註明時鐘序號）

 

 

本科生期末試卷（五）

1、選擇題（每小題1分，共15分）

  1  某機字長64位，1位符號位，63位表示尾數，若用定點整數表示，則最大正整數位（ A ）。

    A  +(263-1)    B  +(264-1)    C  -(263-1)    D  -(264-1)

  2  請從下面浮點運算器中的描述中選出兩個描述正確的句子（ AC ）。

    A  浮點運算器可用兩個鬆散鏈接的定點運算部件一階碼和尾數部件來實現 B階碼部件可實現加，減，乘，除四種運算。

    C  階碼部件只進行階碼相加，相減和比較操做。 D  尾數部件只進行乘法和除法運算。

  3  存儲單元是指（ B ）。

    A  存放1個二進制信息位的存儲元B  存放1個機器字的全部存儲元集合

    C  存放1個位元組的全部存儲元集合D  存放2個位元組的全部存儲元集合

  4  某機字長32位，存儲容量1MB，若按字編址，它的尋址範圍是（D  ）。

    A  0—1M    B  0—512KB    C  0—56K    D  0—256KB

  5  用於對某個寄存器中操做數的尋址方式爲（  C）。

    A  直接    B  間接    C  寄存器直接    D  寄存器間接

  6  程控類的指令功能是（ D ）。

A  進行算術運算和邏輯運算B  進行主存與CPU之間的數據傳送

C  進行CPU和I/O設備之間的數據傳送D  改變程序執行的順序

  7  指令週期是指（ C ）。

A  CPU從主存取出一條指令的時間B  CPU執行一條指令的時間

C  CPU從主存取出一條指令加上執行一條指令的時間D  時鐘週期時間

  8  描述當代流行總線結構中基本概念不正確的句子是（AC  ）。

A  當代流行的總線不是標準總線

B  當代總線結構中，CPU和它私有的cache一塊兒做爲一個模塊與總線相連

    C  系統中容許有一個這樣的CPU模塊

  9  CRT的顏色爲256色，則刷新存儲器每一個單元的字長是（ C ）。

    A  256位    B  16位    C  8位    D  7位

  10  發生中斷請求的條件是（ A ）。

A  一條指令執行結束B  一次I/O操做結束C  機器內部發生故障D  一次DMA操做結束

  11  中斷矢量地址是（ B ）。

A  子程序入口地址B  中斷服務程序入口地址C  中斷服務程序入口地址指示器D  例行程序入口地址

  12  IEEE1394因此能實現數據傳送的實時性，是由於（ AC ）。

A  除非同步傳送外，還提供同步傳送方式B  提升了時鐘頻率

C  除優先權仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式D  可以進行熱插拔

  13  直接映射cache的主要優勢是實現簡單。這種方式的主要缺點是（B  ）。

A  它比其餘cache映射方式價格更貴B  若是使用中的2個或多個塊映射到cache同一行，命中率則降低

C  它的存取時間大於其餘cache映射方式D  cache中的塊數隨着主存容量增大而線性增長

  14  虛擬存儲器中段頁式存儲管理方案的特性爲（C  ）。

A  空間浪費大，存儲共享不易，存儲保護容易，不能動態鏈接

B  空間浪費小，存儲共享容易，存儲保護不易，不能動態鏈接

C  空間浪費大，存儲共享不易，存儲保護容易，能動態鏈接

   D  空間浪費小，存儲共享容易，存儲保護容易，能動態鏈接

  15  安騰處理機的指令格式中，操做數尋址採用（ B ）。

    A  R-R-S型    B  R-R-R型    C  R-S-S型    D  S-S-S型

2、填空題（每小題2分，共20分）

  1  IEEE6754標準規定的64位浮點數格式中，符號位爲1位，階碼爲11位，尾數爲52位。則它所能表示的最大規格化正數爲（  ）。

  2  直接使用西文鍵盤輸入漢字，進行處理，並顯示打印漢字，要解決漢字的（  ）、（  ）和（  ）三種不一樣用途的編碼。

  3  數的真值變成機器碼時有四種表示方法，即（  ）表示法，（  ）表示法，（  ）表示法，（  ）表示法。

  4  主存儲器的技術指標有（  ），（  ），（  ），（  ）。

  5  cache和主存構成了（  ），全由（  ）來實現。

  6  根據通道的工做方式，通道分爲（  ）通道和（  ）通道兩種類型。

  7  SCSI是（  ）I/O標準界面，IEEE1394是（  ）I/O標準界面。

  8  某系統總線的一個存取週期最快爲3個總線時鐘週期，總線在一個總線週期中能夠存取32位數據。如總線的時鐘頻率爲8.33MHz，則總線的帶寬是（  ）。

  9  操做系統是計算機硬件資源管理器，其主要管理功能有（  ）管理、（  ）管理和（  ）管理。

  10 安騰處理機採用VLIW技術，編譯器通過優化，將多條能並行執行的指令合併成一個具備（  ）的超長指令字，控制多個獨立的（  ）同時工做。

3、簡答題（每小題8分，共16分）

  1  畫圖說明現代計算機系統的層次結構。

  2  簡述水平型微指令和垂直型微指令的特色。

4、計算題（10分）

CPU執行一段程序時，cache完成存取的次數爲2420次，主存完成的次數爲80次，已知cache存儲週期爲40ns，主存存儲週期爲200ns，求cache/主存系統的效率和平均訪問時間。

h = 2420/2500 = 0.968 

ta = h*tc+(1-h)*tm = 45.12 ns 

e =tc/ta = 88.65%

5、設計題（12分）

    某機器單字長指令爲32位，共有40條指令，通用寄存器有128個，主存最大尋址空間爲64M。尋址方式有當即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對尋址六種。請設計指令格式，並作必要說明。

6、證實題（12分）

    一條機器指令的指令週期包括取指（IF）、譯碼（ID）、執行（EX）、寫回（WB）四個過程段，每一個過程段1個時鐘週期T完成。

    先段定機器指令採用如下三種方式執行：①非流水線（順序）方式，②標量流水線方式，③超標量流水線方式。

    請畫出三種方式的時空圖，證實流水計算機比非流水計算機具備更高的吞吐率。

7、設計題（15分）

    CPU的數據通路如圖1所示。運算器中R0～R3爲通用寄存器，DR爲數據緩衝寄存器，PSW爲狀態字寄存器。D-cache爲數據存儲器，I-cache爲指令存儲器，PC爲程序計數器（具備加1功能），IR爲指令寄存器。單線箭頭信號均爲微操做控制信號（電位或脈衝），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。

    機器指令「STO R1,(R2)」實現的功能是：將寄存器R1中的數據寫入到以（R2）爲地址的數存單元中。請畫出該存數指令週期流程圖，並在CPU週期框外寫出所需的微操做控制信號。（一個CPU週期含T1～T4四個時鐘信號，寄存器打入信號必須註明時鐘序號）

 

 

解：

 

本科生期末試卷（六）

1、選擇題（每小題1分，共15分）

  1  從器件角度看，計算機經歷了五代變化。但從系統結構看，至今絕大多數計算機仍屬於（ B ）計算機。

    A  並行    B  馮·諾依曼    C  智能    D  串行

  2  某機字長32位，其中1位表示符號位。若用定點整數表示，則最小負整數爲（  A）。

    A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)

  3  如下有關運算器的描述，（ C ）是正確的。

    A  只作加法運算    B  只作算術運算     C  算術運算與邏輯運算    D  只作邏輯運算

  4  EEPROM是指（  D）。

    A  讀寫存儲器    B  只讀存儲器   C  閃速記憶體    D  電擦除可編程只讀存儲器

  5  經常使用的虛擬存儲系統由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。

    A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache

  6  RISC訪內指令中，操做數的物理位置通常安排在（  D）。

A  棧頂和次棧頂  B  兩個主存單元  C  一個主存單元和一個通用寄存器 D  兩個通用寄存器

  7  當前的CPU由（  D）組成。

A  控制器B  控制器、運算器、cacheC  運算器、主存 D  控制器、ALU、主存

  8  流水CPU是由一系列叫作「段」的處理部件組成。和具有m個並行部件的CPU相比，一個m段流水CPU的吞吐能力是（  ）。

A  具有同等水平B  不具有同等水平C  小於前者D  大於前者

  9  在集中式總線仲裁中，（  A）方式迴應時間最快。

    A  獨立請求    B  計數器定時查詢    C  菊花鏈

  10  CPU中跟蹤指令後繼地址的寄存器是（  C）。

    A  地址寄存器    B  指令計數器    C  程序計數器    D  指令寄存器

  11  從信息流的傳輸速度來看，（ A ）系統工做效率最低。

    A  單總線    B  雙總線    C  三總線    D  多總線

  12  單級中斷系統中，CPU一旦迴應中斷，當即關閉（ C ）標誌，以防止本次中斷服務結束前同級的其餘中斷源產生另外一次中斷進行干擾。

    A  中斷容許    B  中斷請求    C  中斷屏蔽    D  DMA請求

  13  安騰處理機的典型指令格式爲（ ）位。

    A  32位    B  64位    C  41位    D  48位

  14  下面操做中應該由特權指令完成的是（  ）。

A  設置定時器的初值B  從用戶模式切換到管理員模式C  開定時器中斷D  關中斷

  15  下列各項中，不屬於安騰體系結構基本特徵的是（  ）。

    A  超長指令字    B  顯式並行指令計算    C  推斷執行    D  超線程

2、填空題（每小題2分，共20分）

  1  字符信息是符號數據，屬於處理（  ）領域的問題，國際上採用的字符系統是七單位的（  ）碼。

  2  按IEEE754標準，一個32位浮點數由符號位S（1位）、階碼E（8位）、尾數M（23位）三個域組成。其中階碼E的值等於指數的真值（  ）加上一個固定的偏移值（  ）。

  3  雙端口存儲器和多模塊交叉存儲器屬於並行存儲器結構，其中前者採用（  ）並行技術，後者採用（  ）並行技術。

  4  虛擬存儲器分爲頁式、（  ）式、（  ）式三種。

  5  安騰指令格式採用5個字段：除了操做碼（OP）字段和推斷字段外，還有3個7位的（  ）字段，它們用於指定（  ）2個源操做數和1個目標操做數的地址。

  6  CPU從存儲器取出一條指令並執行該指令的時間稱爲（  ），它經常使用若干個（  ）來表示。

  7  安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應用寄存器、1個指令指針寄存器（即程序計數器）外，還有64個（  ）和8個（  ）。

  8  衡量總線性能的重要指標是（  ），它定義爲總線自己所能達到的最高傳輸速率，單位是（  ）。

  9  DMA控制器按其結構，分爲（  ）DMA控制器和（  ）DMA控制器。前者適用於高速設備，後者適用於慢速設備。

  10  64位處理機的兩種典型體系結構是（  ）和（  ）。前者保持了與IA-32的徹底兼容，後者則是一種全新的體系結構。

3、簡答題（每小題8分，共16分）

  1  簡要總結一下，採用哪幾種技術手段能夠加快存儲系統的訪問速度？
   採用更高速的技術來縮短讀出時間，還可採用並行技術的存儲器。

  2  一臺機器的指令系統有哪幾類典型指令？列出其名稱。

數據傳送類

控制類

運算類

邏輯類

輸入輸出類

字符串處理類

特權類

5、設計題（12分）

    現給定與門、或門、異或門三種芯片，其中與門、或門的延遲時間爲20ms，異或門的延遲時間爲60ns。

    ⑴請寫出一位全加器（FA）的真值表和邏輯表達式，畫出FA的邏輯圖。

    ⑵畫出32位行波進位加法器/減法器的邏輯圖。注：畫出最低2位和最高2位（含溢出電路）

    ⑶計算一次加法所用的總時間。

6、計算題（12分）

    某計算機的存儲系統由cache、主存和磁盤構成。cache的訪問時間爲15ns；若是被訪問的單元在主存中但不在cache中，須要用60ns的時間將其裝入cache，而後再進行訪問；若是被訪問的單元不在主存中，則須要10ms的時間將其從磁盤中讀入主存，而後再裝入cache中並開始訪問。若cache的命中率爲90%，主存的命中率爲60%，求該系統中訪問一個字的平均時間。

 

 

7、計算題（15分）

假設使用100臺多處理機系統得到加速比80，求原計算機程序中串行部分所佔的比例是多少？

 

 

 

 

 

本科生期末試卷（七）

1、選擇題（每小題1分，共15分）

  1  馮·諾依曼機工做的基本方式的特色是（ B ）。

A  多指令流單數據流B  按地址訪問並順序執行指令C  堆棧操做D  存貯器按內容選擇地址

  2  在機器數（BC  ）中，零的表示形式是惟一的。

    A  原碼    B  補碼    C  移碼    D  反碼

  3  在定點二進制運算器中，減法運算通常經過（D  ）來實現。

    A 原碼運算的二進制減法器B 補碼運算的二進制減法器 C 原碼運算的十進制加法器 D 補碼運算的二進制加法器

  4  某計算機字長32位，其存儲容量爲256MB，若按單字編址，它的尋址範圍是（ D ）。

    A  0-64MB    B  0-32MB    C  0-32M    D  0-64M

  5  主存貯器和CPU之間增長cache的目的是（A  ）。

A  解決CPU和主存之間的速度匹配問題B  擴大主存貯器容量

C  擴大CPU中通用寄存器的數量D  既擴大主存貯器容量，又擴大CPU中通用寄存器的數量

  6  單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數外，另外一個常需採用（ C ）。

    A  堆棧尋址方式    B  當即尋址方式 C  隱含尋址方式    D  間接尋址方式

  7  同步控制是（ C ）。

A  只適用於CPU控制的方式B  只適用於外圍設備控制的方式

C  由統一時序信號控制的方式D  全部指令執行時間都相同的方式

  8  描述PCI總線中基本概念不正確的句子是（ CD ）。

A  PCI總線是一個與處理器無關的高速外圍設備B  PCI總線的基本傳輸機制是猝發式傳送

C  PCI設備必定是主設備 D  系統中只容許有一條PCI總線

  9  CRT的分辨率爲1024×1024像素，像素的顏色數爲256，則刷新存儲器的容量爲（ B ）。

    A  512KB    B  1MB    C  256KB    D  2MB

  10  爲了便於實現多級中斷，保存現場信息最有效的辦法是採用（ B ）。

    A  通用寄存器    B  堆棧    C  存儲器    D  外存

  11  特權指令是由（ C ）執行的機器指令。

    A  中斷程序    B  用戶程序    C  操做系統核心程序    D  I/O程序

  12  虛擬存儲技術主要解決存儲器的（ B ）問題。

    A  速度    B  擴大存儲容量    C  成本    D  前三者兼顧

  13  引入多道程序的目的在於（ A ）。

A  充分利用CPU，減小等待CPU時間B  提升實時迴應速度

C  有利於代碼共享，減小主輔存信息交換量D  充分利用存儲器

  14  64位雙核安騰處理機採用了（ ABD ）技術。

    A  流水    B  時間並行    C  資源重複    D  流水+資源重複

  15  在安騰處理機中，控制推測技術主要用於解決（ B ）問題。

A  中斷服務B  與取數指令有關的控制相關C  與轉移指令有關的控制相關 D  與存數指令有關的控制相關

2、填空題（每小題2分，共20分）

  

 1  在計算機術語中，將ALU控制器和（ 運算器 ）存儲器合在一塊兒稱爲（ CPU ）。

  2  數的真值變成機器碼可採用原碼錶示法，反碼錶示法，（ 補碼 ）表示法，（ 移碼 ）表示法。

  3  普遍使用的（ SRAM）和（ DRAM ）都是半導體隨機讀寫存儲器。前者的速度比後者快，但集成度不如後者高。

  4  反映主存速度指標的三個術語是存取時間、（存儲器帶寬 ）和（ 存儲週期 ）。

  5  造成指令地址的方法稱爲指令尋址，一般是（順序）尋址，遇到轉移指令時（ 跳躍 ）尋址。

  6  CPU從（ 存儲器 ）取出一條指令並執行這條指令的時間和稱爲（ 指令週期 ）。

  7  RISC指令系統的最大特色是：只有（ 取數 ）指令和（存數 ）指令訪問記憶體，其他指令的操做均在寄存器之間進行。

  8  微型機的標準總線，從帶寬132MB/S的32位（字長）總線發展到64位的（指令）總線。

  9  IA-32表示（ intel ）公司的（ 64 ）位處理機體系結構。

  10  安騰體系機構採用顯示並行指令計算技術，在指令中設計了（屬性）字段，用以指明哪些指令能夠（並行）執行。

3、簡答題（每小題8分，共16分）

  1  存儲系統中加入chche存儲器的目的是什麼？有哪些地址映射方式，各有什麼特色？

目的：解決CPU和主存之間速度不匹配的問題。地址映射方式有全相聯方式、直接方式和組相連方式。1全相聯方式：任一主存塊能映射到Cache中任意行(主存塊的容量等於Cache行的容量）--優勢：靈活，不易產生衝突；缺點：比較電路難於實現，且效率低，速度慢；2直接方式：某一主存塊只能能映射到Cache的特定行--優勢：硬件簡單，成本低；缺點：容易產生衝突，易"顛簸"，不能有效利用Cache空間；3組相連：把Cache分爲若干組，每組含有若干行，組間直接映射，組內全相聯映射--結合上面兩種的優勢。組相聯映射是前兩種方式的折中，方式靈活，硬件實現也不那麼複雜。

2  畫出DMA傳送數據流程圖。

4、分析題（12分）

    某加法器進位鏈小組信號爲C4C3C2C1，低位來的進位信號爲C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式：

    ①  串行進位方式

②  並行進位方式

5、計算題（10分）

    某計算機系統的內存儲器又cache和主存構成，cache的存儲週期爲30ns，主存的存取週期爲150ns。已知在一段給定的時間內，CPU共訪問記憶體5000次，其中400次訪問主存。問：  

①  cache的命中率是多少？   H=4600/5000=92%

②  CPU訪問記憶體的平均時間是多少納秒？  30*92%+150*8%=39.6

③  cache-主存系統的效率是多少？30/39.6=75.8%

7、設計題（15分）

    圖1所示爲雙總線結構的機器，IR爲指令寄存器，PC爲程序計數器（具備加1功能），M爲主存（受R/W#讀寫信號控制），AR爲主存地址寄存器，DR爲數據緩衝寄存器，ALU內+-控制信號決定完成何種操做信號，控制信號G控制的一個門電路。全部箭頭在線的小圈表示控制信號的輸入/輸出點。例如R1i表示寄存器R1的輸入，R1O表示寄存器R1的輸出。未標信號的線表示直通，不受控制。

    ①  「ADD R2,R0」指令完成(R0)+(R2)→R0的功能操做。畫出其指令週期流程圖。

    ②  若將主存M分紅數存和指存兩個存儲器，通用寄存器R0～R3的輸出直接連到x或y暫存器。請修改數據通路，畫出「ADD R2，R0」指令的指令週期流程圖。

    ③  執行同一個ADD指令，第②種狀況下機器速度提升多少倍？

解析：

 

 

①  「ADD R2,R0」指令完成(R0)+(R2)→R0的功能操做。畫出其指令週期流程圖。

                     PC0,G,ARi

R

DR0,G,IRi

 

R20,G,Yi

R10,G,Xi

+,G,R0i

 

  ②  若將主存M分紅數存和指存兩個存儲器，通用寄存器R0～R3的輸出直接連到x或y暫存器。請修改數據通路，畫出「ADD R2，R0」指令的指令週期流程圖。

           PC0,G,ARi

R                           

DR0,G,IRi

   

 

 

 

③  執行同一個ADD指令，第②種狀況下機器速度提升多少倍？  (6-5)/6=1/6

 

 

本科生期末試卷（八）

1、選擇題（每小題1分，共15分）

  1  下列數中最小的數是（C  ）。

    A  （101001）2    B  （52）8    C  （101001）BCD    D  （233）16

  2  某DRAM芯片，其存儲容量爲512×8位，該芯片的地址線和數據線的數目是（9  8  ）。

    A  8，512    B  512，8    C  18，8    D  19，8

  3  在下面描述的彙編語言基本概念中，不正確的表述是（CD  ）。

A  對程序員的訓練要求來講，須要硬件知識 B  彙編語言對機器的依賴性高

C  用匯編語言編寫程序的難度比高級語言小 D  彙編語言編寫的程序執行速度比高級語言慢

  4  交叉存儲器實質上是一種多模塊存儲器，它用（ A ）方式執行多個獨立的讀寫操做。

    A  流水    B  資源重複    C  順序    D  資源共享

  5  寄存器間接尋址方式中，操做數在（  B）。

    A  通用寄存器    B  主存單元    C  程序計數器    D  堆棧

  6  機器指令與微指令之間的關係是（ A ）。

A  用若干條微指令實現一條機器指令 B  用若干條機器指令實現一條微指令    

C  用一條微指令實現一條機器指令   D  用一條機器指令實現一條微指令

  7  描述多媒體CPU基本概念中，不正確的是（ B ）。

A  多媒體CPU是帶有MMX技術的處理器  B  MMX是一種多媒體擴展結構

C  MMX指令集是一種多指令流多數據流的並行處理指令  D  多媒體CPU是以超標量結構爲基礎的CISC機器

  8  在集中式總線仲裁中，（A  ）方式對電路故障最敏感。 191ye

    A  菊花鏈    B  獨立請求    C  計數器定時查詢

  9  流水線中形成控制相關的緣由是執行（  A）指令而引發。

    A  條件轉移    B  訪內    C  算邏    D  無條件轉移

  10  PCI總線是一個高帶寬且與處理器無關的標準總線。下面描述中不正確的是（B  ）。

    A  採用同步定時協議    B  採用分佈式仲裁策略 C  具備自動配置能力    D  適合於低成本的小系統

  11  下面陳述中，不屬於外圍設備三個基本組成部分的是（ D ）。

    A  存儲介質    B  驅動裝置    C  控制電路    D  計數器

  12  中斷處理過程當中，（ A ）項是由硬件完成。

    A  關中斷    B  開中斷    C  保存CPU現場    D  恢復CPU現場

  13  IEEE1394是一種高速串行I/O標準界面。如下選項中，（D  ）項不屬於IEEE1394的協議集。

    A  業務層    B  鏈路層    C  物理層    D  串行總線管理

  14  下面陳述中，（  ）項屬於存儲管理部件MMU的職能。

    A  分區式存儲管理    B  交換技術    C  分頁技術

  15  64位的安騰處理機設置了四類執行單元。下面陳述中，（ D ）項不屬於安騰的執行單元。

A  浮點執行單元    B  存儲器執行單元 C  轉移執行單元    D  定點執行單元

2、填空題（每小題2分，共20分）

  1  定點32位字長的字，採用2的補碼形式表示時，一個字所能表示的整數範圍是（  ）。

  2  IEEE754標準規定的64位浮點數格式中，符號位爲1位，階碼爲11位，尾數爲52位，則它能表示的最大規格化正數爲（  ）。

  3  浮點加、減法運算的步驟是（対階操做）、（尾數加減運算）、（規格化處理）、（舍入操做）、（判斷階碼是否已出）。

  4  某計算機字長32位，其存儲容量爲64MB，若按字編址，它的存儲系統的地址線至少須要（24）條。

  5  一個組相聯映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20）位，其中主存字塊標記應爲（9）位，組地址應爲（5）位，Cache地址共（15）位。

  6  CPU從主存取出一條指令並執行該指令的時間叫（指令週期），它一般包含若干個（CPU週期），然後者又包含若干個（時鐘週期）。

  7  某中斷系統中，每抽取一個輸入數據就要中斷CPU一次，中斷處理程序接收取樣的數據，並將其保存到主存緩衝區內。該中斷處理須要X秒。另外一方面，緩衝區內每存儲N個數據，主程序就將其取出進行處理，這種處理須要Y秒，所以該系統能夠跟蹤到每秒（N/(N*X+Y)）次中斷請求。

  8  在計算機系統中，多個系統部件之間信息傳送的公共通路稱爲（總線）。就其所傳送信息的性質而言，在公共通路上傳送的信息包括（地址）、（數據）、（控制信息）。

  9  在虛存系統中，一般採用頁表保護、段表保護和鍵保護方法實現（存儲）保護。

  10  安騰體系結構採用推測技術，利用（控制）推測方法和（數據）推測方法提升指令執行的並行度。

3、簡答題（每小題8分，共16分）

  1  比較水平型微指令與垂直型微指令特色。

（1）水平微指令並行操做能力強，效率高，靈活性強，垂直微指令則較差（2）水平微指令執行一條指令的時間短，垂直微指令執行一條機器指令的時間長（3）由水平微指令解釋指令的微程序，由微指令較長而微程序短的特色，垂直微指令則相反，微指令字較短而微程序長（4）水平微指令與機器指令差異很大，通常須要對機器的結構，數據通路，時序系統以及微命令很精通才能設計

  2  簡述安騰處理機的「分支推斷」技術的基本思想。

 

5、分析題（12分）182頁13題   70頁16題

    指令流水線有取指（IF）、譯碼（ID）、執行（EX）、寫回寄存器堆（WB）四個過程段，共有12條指令連續輸入此流水線。要求：

    ①  畫出流水處理的時空圖，假設時鐘週期100ns。

    ②  求流水線的實際吞吐率（單位時間裏執行完畢的指令數）。

③  求流水CPU的加速比。

 

6、設計題（15分）

    CPU的數據通路如圖1所示。運算器中R0～R3爲通用寄存器，DR爲數據緩衝寄存器，PSW爲狀態字寄存器。D-cache爲數據存儲器，I-cache爲指令存儲器，PC爲程序計數器（具備加1功能），IR爲指令寄存器。單線箭頭信號均爲微操做控制信號（電位或脈衝），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。

    機器指令「JMP （R3）」實現的功能是：將寄存器（R3）的內容2008送到程序計數器PC，下一條指令將從指存2008號單元讀出執行。JMP是無條件轉移指令。畫出JMP指令週期流程圖，並在CPU週期外標出所需的微操做控制信號。（一個CPU週期含T1～T4四個時鐘信號，打入寄存器信號必須註明時鐘序號）

7、分析題（12分）

    一臺單處理機採用串行程序實現A1+A2+A3+A4+A5+A6+A7+A8各矩陣（均爲n×n）的累加求和運算。請畫出一種計算任務優化算法圖。

    若用4臺多處理機系統實現上述矩陣的求和運算，請畫出計算任務優化算法圖。

 

本科生期末試卷（九）

1、選擇題（每小題1分，共15分）

  1  運算器的核心功能部件是（ B ）。

    A  數據總線    B  ALU    C  狀態條件寄存器    D  通用寄存器

  2  某單片機字長32位，其存儲容量爲4MB。若按字編址，它的尋址範圍是（ A ）。

    A  1M    B  4MB    C  4M    D  1MB

  3  某SRAM芯片，其容量爲1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數目是（ D ）。

    A  20    B  28    C  30    D  32

  4  雙端口存儲器因此能進行高速讀/寫操做，是由於採用（ D ）。

    A  高速芯片    B  新型器件    C  流水技術    D  兩套相互獨立的讀寫電路

  5  單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數之外，另外一個數常需採用（C  ）。

    A  堆棧尋址方式    B  當即尋址方式    C  隱含尋址方式    D  間接尋址方式

  6  爲肯定下一條微指令的地址，一般採用判定方式，其基本思想是（ C ）。

    A  用程序計數器PC來產生後繼微指令地址

    B  用微程序計數器μPC來產生後繼微指令地址

    C  經過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產生後繼微指令地址

    D  經過指令中指定一個專門字段來控制產生後繼微指令地址

  7  微程控器中，機器指令與微指令的關係是（ B ）。

    A  每一條機器指令由一條微指令來執行B  每一條機器指令由一段用微指令編成的微程序來解釋執行

    C  一段機器指令組成的程序可由一條微指令來執行D  一條微指令由若干條機器指令組成

  8  CPU中跟蹤指令後繼地址的寄存器是（  B）。

    A  地址寄存器    B  程序計數器    C  指令寄存器    D  通用寄存器

  9  某寄存器中的數值爲指令碼，只有CPU的（ A ）才能識別它。

    A  指令譯碼器    B  判斷程序    C  微指令    D  時序信號

  10  爲實現多級中斷，保存現場信息最有效的方法是採用（B  ）。

    A  通用寄存器    B  堆棧    C  主存    D  外存

  11  採用DMA方式傳送數據時，每傳送一個數據，就要佔用一個（  C）的時間。

    A  指令週期    B  機器週期    C  存儲週期    D  總線週期

  12  將IEEE1394串行標準界面與SCSI並行標準界面進行比較，指出下面陳述中不正確的項是（ D ）。

A  前者數據傳輸率高B  前者數據傳送的實時性好C  前者使用6芯電纜，體積小D  前者不具備熱插拔能力

  13  下面陳述中，不屬於虛存機制要解決的問題項是（D  ）。

A  調度問題B  地址映射問題C  替換與更新問題D  擴大物理主存的存儲容量和字長

  14  進程從運行狀態轉入就緒狀態的可能緣由是（  D）。

A  被選中佔有處理機時間B  等待某一事件發生C  等待的事件已發生D  時間片已用完

  15  安騰處理機的一組指令中，能夠並行執行的指令是（A  ）。

A  Id8  r1=[r3]    B  add  r6=r8,r9C  SUB  r3=r1,r4    D  add  r5=r3,r7

2、填空題（每小題2分，共20分）

  1  計算機系統的層次結構從下至上可分爲五級，即微程序設計級（或邏輯電路級）、通常機器級、操做系統級、（彙編語言 ）級、（ 高級語言 ）級。

  2  十進制數在計算機內有兩種表示形式：（ 字符串 ）形式和（ 壓縮十進制串）形式。前者主要用在非數值計算的應用領域，後者用於直接完成十進制數的算術運算。

  3  一個定點數由符號位和數值域兩部分組成。按小數點位置不一樣，定點數有（ 純小數 ）和（純整數 ）兩種表示方法。

  4  對存儲器的要求是容量大、速度快、成本低，爲了解決這三方面的矛盾，計算機採用多級存儲體系結構，即（ 高速緩衝存儲器 ）、（ 主存儲器 ）、（外存儲器  ）。

  5  高級的DRAM芯片加強了基本DRAM的功能，存取週期縮短至20ns如下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、（ CDRAM ）、（ SDRAM ）。

  6  一個較完善的指令系統，應當有（完善性）、（有效性）（規整性）、（兼容性 ）四大類指令。

  7  機器指令對四種類型的數據進行操做。這四種數據類型包括（地址）型數據、（數值）型數據、（字符）型數據、（邏輯 ）型數據。

  8  CPU中保存當前正在執行的指令的寄存器是（ 指令寄存器 IR），指示下一條指令地址的寄存器是（  程序計數器PC），保存算術邏輯運算結果的寄存器是（ 數據緩衝寄存器DR ）和（通用寄存器  ）。

  9  虛存系統中，一般採用頁表保護、段表保護和鍵保護以實現（ 存儲區域 ）保護。

  10  安騰體系結構採用分支推斷技術，將傳統的（「if-then-else」  ）分支結構轉變爲無分支的（順序/並行  ）代碼，避免了錯誤預測分支而付出的代價。

3、簡答題（每小題8分，共16分）

  1  爲何在計算機系統中引入DMA方式來交換數據？若使用總線週期挪用方式，DMA控制器佔用總線進行數據交換期間，CPU處於何種狀態？

爲了減輕cpu對I/O操做的控制，使得cpu的效率有了提升。

 可能遇到兩種狀況：一種是此時CPU不須要訪內，如CPU正在執行乘法命令；另外一種狀況是，I/O設備訪內優先，由於I/O訪內有時間要求，前一個I/O數據必須在下一個訪內請求到來以前存取完畢。

2  簡述磁表面存儲器的讀/寫原理。

在磁表面存儲器中，

利用一種稱爲「磁頭」的裝置來造成和判別磁層中的不一樣磁化狀態，寫入時，利用磁頭使載磁體具備不一樣的磁化狀態，而在讀出時又利用磁頭來判別這些不一樣的磁化狀態

5、計算題（10分）

已知cache存儲週期40ns，主存存儲週期200ns，cache/主存系統平均訪問時間爲50ns，求cache的命中率是多少？

 

6、分析題（12分）《5.3.3》

已知浮點加法流水線由階碼比較、對階、尾數相加、規格化四個流水段組成，每段所需的時間（包括緩衝寄存器時間）分別爲30ns、25ns、55ns、50ns。請畫出該流水線的時空圖，並計算加速比。

加速比：    對n次執行爲：160n/（n+3）

7、設計題（15分）《78-79第10題》

    圖1所示爲傳送（MOV，OP碼IR0IR100）、加法（ADD，OP碼IR0IR101）、取反（COM，OP碼IR0IR110）、十進制加法（ADT，OP碼IR0IR111）四條指令的微程序流程圖，每一框表示一個CPU週期。其中rs,rd爲8個通用寄存器R0～R7，每一個CPU週期含4個時鐘脈衝T1～T4。

    ①  設微指令的微命令字段爲12位，判別字段和下址字段是多少位？

    ②  控制存儲器E2PROM存儲容量至少是多少？

    ③  給每條微指令分配一個肯定的微地址（二進制編碼表示）。

    ④  寫出微地址轉移邏輯表達式和轉移邏輯圖。

    ⑤  畫出微程控器結構圖。

 

本科生期末試卷（十）

1、選擇題（每小題1分，共15分）

  1  某機字長64位，1位符號位，63位表示尾數，若用定點整數表示，則最大正整數位（ A ）。

    A  +(263-1)    B  +(264-1)    C  -(263-1)    D  -(264-1)

  2  請從下面浮點運算器中的描述中選出兩個描述正確的句子（ AC ）。

    A  浮點運算器可用兩個鬆散鏈接的定點運算部件一階碼和尾數部件來實現 B階碼部件可實現加，減，乘，除四種運算

    C  階碼部件只進行階碼相加，相減和比較操做。D  尾數部件只進行乘法和除法運算。

  3  存儲單元是指（ B ）。

    A  存放1個二進制信息位的存儲元B  存放1個機器字的全部存儲元集合

    C  存放1個位元組的全部存儲元集合D  存放2個位元組的全部存儲元集合

  4  某機字長32位，存儲容量1MB，若按字編址，它的尋址範圍是（ D ）。

    A  0—1M    B  0—512KB    C  0—56K    D  0—256KB

  5  用於對某個寄存器中操做數的尋址方式爲（C  ）。

    A  直接    B  間接    C  寄存器直接    D  寄存器間接

  6  程控類的指令功能是（ D ）。

A  進行算術運算和邏輯運算    B  進行主存與CPU之間的數據傳送

C  進行CPU和I/O設備之間的數據傳送    D  改變程序執行的順序

  7  指令週期是指（ C ）。

    A  CPU從主存取出一條指令的時間    B  CPU執行一條指令的時間

    C  CPU從主存取出一條指令加上執行一條指令的時間    D  時鐘週期時間

  8  描述當代流行總線結構中基本概念不正確的句子是（AC  ）。

    A  當代流行的總線不是標準總線

    B  當代總線結構中，CPU和它私有的cache一塊兒做爲一個模塊與總線相連C  系統中容許有一個這樣的CPU模塊

  9  CRT的顏色爲256色，則刷新存儲器每一個單元的字長是（ C ）。

    A  256位    B  16位    C  8位    D  7位

  10  發生中斷請求的條件是（  A）。

A  一條指令執行結束    B  一次I/O操做結束 C  機器內部發生故障    D  一次DMA操做結束

  11  中斷矢量地址是（ B ）。

A  子程序入口地址    B  中斷服務程序入口地址 C  中斷服務程序入口地址指示器 D  例行程序入口地址

  12  IEEE1394因此能實現數據傳送的實時性，是由於（ C ）。

A  除非同步傳送外，還提供同步傳送方式   B  提升了時鐘頻率

C  除優先權仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式  D  可以進行熱插拔

  13  直接映射cache的主要優勢是實現簡單。這種方式的主要缺點是（ B ）。

A  它比其餘cache映射方式價格更貴B  若是使用中的2個或多個塊映射到cache同一行，命中率則降低

C  它的存取時間大於其餘cache映射方式D  cache中的塊數隨着主存容量增大而線性增長

  14  虛擬存儲器中段頁式存儲管理方案的特性爲（ D ）。

A  空間浪費大，存儲共享不易，存儲保護容易，不能動態鏈接

B  空間浪費小，存儲共享容易，存儲保護不易，不能動態鏈接

C  空間浪費大，存儲共享不易，存儲保護容易，能動態鏈接

D  空間浪費小，存儲共享容易，存儲保護容易，能動態鏈接

  15  安騰處理機的指令格式中，操做數尋址採用（C  ）。

    A  R-R-S型    B  R-R-R型    C  R-S-S型    D  S-S-S型

2、填空題（每小題2分，共20分）

  1  IEEE6754標準規定的64位浮點數格式中，符號位爲1位，階碼爲11位，尾數爲52位。則它所能表示的最大規格化正數爲（）。

  2  直接使用西文鍵盤輸入漢字，進行處理，並顯示打印漢字，要解決漢字的（輸入編碼 ）、（漢字內碼  ）和（漢字字模碼  ）三種不一樣用途的編碼。

  3  數的真值變成機器碼時有四種表示方法，即（原碼）表示法，（補碼）表示法，（反碼）表示法，（移碼）表示法。

  4  主存儲器的技術指標有（存儲容量 ），（存取時間  ），（存儲週期  ），（存儲器帶寬  ）。

  5  cache和主存構成了（ 內存儲器 ），全由（硬件  ）來實現。

  6  根據通道的工做方式，通道分爲（ 選擇 ）通道和（ 多路 ）通道兩種類型。

  7  SCSI是（ 並行 ）I/O標準界面，IEEE1394是（ 串行 ）I/O標準界面。

  8  某系統總線的一個存取週期最快爲3個總線時鐘週期，總線在一個總線週期中能夠存取32位數據。如總線的時鐘頻率爲8.33MHz，則總線的帶寬是（  ）。

  9  操做系統是計算機硬件資源管理器，其主要管理功能有（ 處理機 ）管理、（ 存儲 ）管理和（ 設備 ）管理。

  10  安騰處理機採用VLIW技術，編譯器通過優化，將多條能並行執行的指令合併成一個具備（  ）的超長指令字，控制多個獨立的（多個操做嗎 ）同時工做。

3、簡答題（每小題8分，共16分）

  1  畫圖說明當代總線的內部結構與外部功能部件的聯繫，作簡要說明。《187》

 

 

 

  2  比較cache與虛存的相同點和不一樣點。
相同點：

（1）出發點相同，都是爲了提升存儲系統的性能價格比而構造的封層存儲體系

（2）原理相同；都是利用了程序運行時的局部性原理把最近經常使用的信息塊從相對慢速而大容量的存儲器調入相對高速而小容量的存儲器. 不一樣點：

（1）側重點不一樣；cache主要解決主存和CPU的速度差別問題；虛存主要是解決存儲容量問題。

（2）數據通路不一樣；CPU與cache、主存間有直接通路；而虛存需依賴輔存，它與CPU間無直接通路。

（3）透明性不一樣cache對系統程序員和應用程序員都透明；而虛存只對應用程序員透明。

（4）未命名時的損失不一樣；主存未命中時系統的性能損失要遠大於cache未命中時的損失。

 

4、證實題（10分）

    設[N]補=anan-1…a1a0，其中an是符號位。

    

5、分析題（12分）

  判斷如下三組指令中各存在哪一種類型的數據相關？

    ⑴I1 LDA R1,A       ;M(A)→R1,M(A)是存儲器單元

      I2 ADD R2,R1       ;(R2)+(R1)→R2

 

 

    ⑵I3 ADD R3,R4      ;(R3)+(R4)→R3

      I4 MUL R4,R5      ;(R4)×(R5)→R4

    ⑶I5 LDA R6,B       ;M(B)→R6,M(B)是存儲器單元

      I6 MUL R6,R7      ;(R6)×(R7)→R6

 

 

6、設計題（15分）

    一個CPU週期中須要4個節拍脈衝T1～T4。每一個Ti的持續間隔爲200ns。請設計：

    ①  節拍脈衝產生器；

② 啓停控制邏輯電路。要求T1前沿開啓、T4後沿關閉節拍脈衝產生器。

7、簡答題（12分）

    爲何MESI協議可以解決多處理機系統中的Cache一致性？

 

習題庫

1、選擇題（30分，每題2分）

一、 某機字長32位，其中1位表示符號位。若用定點整數表示，則最小負整數爲（  ）。

 A  -(231-1)    B  -(230-1)      C  -231      D  -(230+1)

二、 如下有關運算器的描述，（  ）是正確的。

A、  只作加法運算  B、只作算術運算   C  算術運算與邏輯運算 D、只作邏輯運算

三、運算器的核心功能部件是（  ）。

A  數據總線    B  ALU    C  狀態條件寄存器    D  通用寄存器

四、在機器數（  ）中，零的表示形式是惟一的。

 A  原碼    B  補碼    C  移碼    D  反碼

五、在定點二進制運算器中，減法運算通常經過（  ）來實現。

A  原碼運算的二進制減法器   B 補碼運算的二進制減法器 C原碼運算的十進制加法器   D補碼運算的二進制加法器

六、用16位字長（其中一位符號位）表示定點小數時，所能表示的數值範圍是_____。

A.0≤│N│≤1-2-（16+1）   B.0≤│N│≤1-2-16    C.0≤│N│≤1-2-（16-1）   D.0≤│N│≤1

七、8位定點字長的字，採用2的補碼錶示時，一個字所能表示的整數範圍是______。

A –128 ~ +127   B –127 ~  +127  C  –129 ~ +128   D -128 ~ +128

八、 請從下面浮點運算器中的描述中選出兩個描述正確的句子（  ）。

A  浮點運算器可用兩個鬆散鏈接的定點運算部件一階碼和尾數部件來實現。B  階碼部件可實現加，減，乘，除四種運算。

C  階碼部件只進行階碼相加，相減和比較操做。D  尾數部件只進行乘法和除法運算。

九、（  ）表示法主要用於表示浮點數中的階碼。

A.原碼   B.補碼   C.反碼    D.移碼

十、若浮點數用補碼錶示，則判斷運算結果是否爲規格化數的方法是______。

A 階符與數符相同爲規格化數 B 階符與數符相異爲規格化數

C 數符與尾數小數點後第一位數字相異爲規格化數D數符與尾數小數點後第一位數字相同爲規格化數

十一、若是浮點數尾數用補碼錶示，則判斷下列哪一項的運算結果是規格化數______。

A  1.11000  B 0.01110  C 1.00010    D0.01010

十二、在定點運算器中，不管採用雙符號位仍是單符號位，必須有______，它通常用______來實現。

   A  譯碼電路， 與非門  B  編碼電路， 或非門  C  溢出判斷電路 ，異或門    D  移位電路， 與或非門

1三、四片74181ALU和1片74182CLA器件相配合，具備以下進位傳遞功能______。

A  行波進位  B  組內先行進位，組間先行進位 ；C  組內先行進位，組間行波進位 D  組內行波進位，組間先行進位

1四、假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，採用偶校校驗的字符碼是______。

A  11001011    B  11010110    C  11000001    D  11001001

1五、假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，採用偶校驗的字符碼是______。

A 11001011     B 11010110     C 11000001     D 1100100

2、填空題（30分，每題2分）

一、數的真值變成機器碼可採用表示法（  ），反碼錶示法，（  ）表示法，（  ）表示法。

二、按IEEE754標準，一個32位浮點數由符號位S（1位）、階碼E（8位）、尾數M（23位）三個域組成。其中階碼E的值等於指數的真值（  ）加上一個固定的偏移值（  ）。

三、一個定點數由符號位和數值域兩部分組成。按小數點位置不一樣，定點數有（  ）和（  ）兩種表示方法。

四、若[X]補=11010011，則X的十進制數真值是（  ）。

五、 浮點加、減法運算的步驟是（  ）、（  ）、（  ）、（  ）、（  ）。

六、移碼錶示法主要用於表示浮點數的（  ）。

七、74181是4位的（  ）行ALU芯片。

3、計算題（40分，第1題10，第2題20分，第3題10分）

一、將十進制數20.5轉換成32位浮點數的二進制格式來存儲。

二、已知x=-0.0111，y=+0.1100,求：

  ①  [x]補，[-x]補，[y]補，[-y]補，[x]原，[y]原，[x]移，[y]移

  ②  [x+y]補,[x-y]補,並判斷兩次運算各自是否溢出。

三、設浮點數數的階碼用5位（符號2位）補碼錶示，位數用8位（符號2位）補碼錶示，計算x=2*0.100101，y=2*（-0.011110）。

指令章節：

1、選擇題

1、計算機採用不一樣尋址方式的目的主要是（   ）

A、下降指令譯碼的難度     B、縮短指令字長，擴大尋址空間，提升編程靈活性

C、實現程控   D、提升訪存速度

2、 單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數外，另外一個常需採用（ ）。

A、  堆棧尋址方式     B、  當即尋址方式  C、  隱含尋址方式     D 、 間接尋址方式

3、二地址指令中，操做數的物理位置能夠安排在（  ）（多選題）

A、兩個主存單元   B、兩個寄存器   C、一個主存單元和一個寄存器  D 、棧頂和次棧頂

4、操做數在寄存器中尋址方式是（  ）

A、直接尋址   B、當即尋址   C、寄存器尋址   D、寄存器間接尋址

5、操做數的地址在寄存器中尋址方式是（ ）

A、直接尋址   B、當即尋址   C、寄存器尋址   D、寄存器間接尋址

6、變址尋址方式中，操做數的有效地址是（  ）

A、基址寄存器的內容加上形式地址   B變址寄存器的內容加上形式地址

C、程序計數器的內容加上形式地址   D通用寄存器的內容加上形式地址

7、基址尋址方式中，操做數的有效地址是（ ）

A、基址寄存器的內容加上形式地址   B變址寄存器的內容加上形式地址

C、程序計數器的內容加上形式地址   D通用寄存器的內容加上形式地址

8、相對尋址方式中，操做數的有效地址是（ ）

A、基址寄存器的內容加上形式地址   B變址寄存器的內容加上形式地址

C、程序計數器的內容加上形式地址   D通用寄存器的內容加上形式地址

9、採用基址尋址能夠擴大尋址範圍，且（   ）

A、變址寄存器內容用用戶肯定，在程序執行過程不變

B、變址寄存器內容由操做系統肯定，在程序執行過程當中不可變

C、變址寄存器內容由操做系統肯定，在程序執行過程當中可變

D、變址寄存器內容用用戶肯定，在程序執行過程可變

11、堆棧尋址方式中，設A爲累加器，SP爲堆棧指針，M爲SP指示的棧頂單元，若是進棧操做的動做順序是（A）→M,(SP)-1→SP，那麼出棧操做的動做順序爲（ ）。

A、(M)→A, (SP)+1→SP  B、(SP)+1→SP , (M)→A 

C、(M)→A, (SP)-1→SP    D、(SP)-1→SP , (M)→A

12、程控類指令的功能是（  ）

A、進行主存和CPU之間的數據傳送   B、進行CPU和設備之間的數據傳送C、改變程序執行的方向          D

13、擴展操做碼是（   ）

A、操做碼之外的輔助操做字段的代碼  B、指令格式中不一樣字段設置的操做碼

C、一種指令優化技術，既讓操做碼的長度隨着地址數的減小而增長，不一樣地址數的指令能夠具備不一樣的操做碼長度 

14、設相對尋址的轉移指令佔兩個位元組，第一個位元組是操做碼，第二個位元組是相對位移量（用補碼錶示），若CPU每當從存儲器中取出一個字節時，即自動完成（PC）+1→PC，設當前PC的內容爲2000H，要求轉移到2008H地址，則該轉移指令第二字節內容應該是（   ）。

A、08H     B、06H     C、0AH   

15   RISC訪內指令中，操做數的物理位置通常安排在（  ）。

A 、棧頂和次棧頂 B、 兩個主存單元C  、一個主存單元和一個通用寄存器 D 、兩個通用寄存器

16、程控類的指令功能是（  ）。

A、  進行算術運算和邏輯運算 B 、進行主存與CPU之間的數據傳送

C 、 進行CPU和I/O設備之間的數據傳送 D、 改變程序執行的順序

17、設相對尋址的轉移指令佔兩個位元組，第一個位元組爲操做碼，第二個位元組爲相對位移量（用補碼錶示），若CPU每當從存儲器中取出一個字節時，即自動完成（PC）+1→PC，設當前PC的內容爲2009H，要求轉移到2000H地址，則該轉移指令第二字節內容應該是（   ）。

A、F5H   B、F7H C、F6H D、09H

18、設機器的字長爲16位，存儲器按字節編址，CPU讀取一條單字長指令後，PC值自動加（   ）。

A、1 B、2 C、4 D、16

19、設機器的字長爲16位，存儲器按字編址，CPU讀取一條單字長指令後，PC值自動加（   ）。

A、1 B、2 C、4 D、16

20、子程序調用（CALL語句）的功能是（  ）。

A、改變程序計數器PC的值  B改變堆棧指針SP的值C改變程序計數器PC和堆棧指針SP及棧頂內容  D改變地址寄存器的值 

二 填空題

1、計算機的機器指令由（  ）和（  ）兩部分組成。

2、RISC指令系統的最大特色是：只有（  ）指令和（  ）指令訪問記憶體，其他指令的操做均在寄存器之間進行。

3、當即尋址的指令其地址字段指出的是 （  ）。

4、設D爲指令中的形式地址，D=FCH，（D）=40712，（40712）=7788H，若是採用直接尋址方式，有效地址爲（  ），參與操做的操做數是（  ）。若是採用一次間接尋址方式，其間接地址是（  ），有效地址是（  ），參與運算的操做數是（  ）。

5、設指令的字長等於存儲字長，均爲24位。若是某指令系統能夠完成108種操做，操做碼長度固定，且具備直接、間接（一次間接）、變址、基址、當即、相對等尋址方式，則在保證最大範圍內直接尋址的前提下，指令字中操做碼佔（ ）位，尋址特徵位佔（ ）位，可直接尋址的範圍是（  ）。

6、RISC的中文意思是（  ），CISC的中文意思（  ）。 

三 簡答題

一、 簡述CISC和RISC 的特色

二、 指令字中有哪些字段，各有何做用？如何肯定這些字段的位數？

 

 

 

 

 

1、選擇題   

  1  從器件角度看，計算機經歷了五代變化。但從系統結構看，至今絕大多數計算機仍屬於（ B ）計算機。(光盤的第一章)

    A  並行    B  馮·諾依曼    C  智能    D  串行

  2  某機字長32位，其中1位表示符號位。若用定點整數表示，則最小負整數爲（ A ）。P16 —（這是答案在書上的頁碼，下面的同樣）

    A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)

  3  如下有關運算器的描述，（ C ）是正確的。

A  只作加法運算

    B  只作算術運算

C  算術運算與邏輯運算

    D  只作邏輯運算

  4  EEPROM是指（ D ）。P83

    A  讀寫存儲器    B  只讀存儲器

    C  閃速記憶體    D  電擦除可編程只讀存儲器

5 當前的CPU由（ B ）組成。P127

A  控制器

    B  控制器、運算器、cache

C  運算器、主存

    D  控制器、ALU、主存

6  在集中式總線仲裁中，（ A ）方式迴應時間最快。P195

    A  獨立請求    B  計數器定時查詢    C  菊花鏈

  7  CPU中跟蹤指令後繼地址的寄存器是（ B C ）。P129

    A  地址寄存器    B  指令計數器

    C  程序計數器    D  指令寄存器

  8  從信息流的傳輸速度來看，（ A ）系統工做效率最低。P186

    A  單總線    B  雙總線

    C  三總線    D  多總線

   9  馮·諾依曼機工做的基本方式的特色是（ B ）。(光盤的第一章)

A  多指令流單數據流

B  按地址訪問並順序執行指令

C  堆棧操做

    D  存貯器按內容選擇地址

  10  在機器數（ 應改成BC ）中，零的表示形式是惟一的。P22

    A  原碼    B  補碼    C  移碼    D  反碼

  11  在定點二進制運算器中，減法運算通常經過（ D ）來實現。P27

A  原碼運算的二進制減法器

B  補碼運算的二進制減法器

C  原碼運算的十進制加法器

    D  補碼運算的二進制加法器

  12  某計算機字長32位，其存儲容量爲256MB，若按單字編址，它的尋址範圍是（ D ）。

    A  0—64MB    B  0—32MB    C  0—32M    D  0—64M

  13  主存貯器和CPU之間增長cache的目的是（ A ）。P92

A  解決CPU和主存之間的速度匹配問題

B  擴大主存貯器容量

C  擴大CPU中通用寄存器的數量

    D  既擴大主存貯器容量，又擴大CPU中通用寄存器的數量

  14  單地址指令中爲了完成兩個數的算術運算，除地址碼指明的一個操做數外，另外一個常需採用（ C ）。P114

A  堆棧尋址方式    B  當即尋址方式

    C  隱含尋址方式    D  間接尋址方式

  15  描述PCI總線中基本概念不正確的句子是（ 應改成C D ）。P200

A  PCI總線是一個與處理器無關的高速外圍設備

B  PCI總線的基本傳輸機制是猝發式傳送

C  PCI設備必定是主設備

    D  系統中只容許有一條PCI總線

 16 RT分辨率爲1024×1024像素，像素的顏色數爲256，則刷新存儲器的容量爲（  ）。

    A  512KB    B  1MB    C  256KB    D  2MB

  17列數中最小的數是（ C ）。

    A  41=（101001）2    B  42=（52）8    C  29=（101001）BCD    D  563=（233）16

  18某DRAM芯片，其存儲容量爲512K×8位，該芯片的地址線和數據線的數目是（D）。

    A  8，512    B  512，8    C  18，8    D  19，8

19交叉存儲器實質上是一種多模塊存儲器，它用（ 應改成A ）方式執行多個獨立的讀寫操做。P89

    A  流水    B  資源重複    C  順序    D  資源共享

 20存器間接尋址方式中，操做數在（ B ）。P115

 A  通用寄存器(寄存器尋址)    B  主存單元    C  程序計數器    D  堆棧

 21機器指令與微指令之間的關係是（ A ）。

A  用若干條微指令實現一條機器指令

    B  用若干條機器指令實現一條微指令

C  用一條微指令實現一條機器指令

    D  用一條機器指令實現一條微指令

22在集中式總線仲裁中，（ A ）方式對電路故障最敏感。P194

A  菊花鏈    B  獨立請求(迴應時間快)    C  計數器定時查詢

23 PCI是一個高帶寬且與處理器無關的標準總線。下面描述中不正確的是（ B ）。P200

A  採用同步定時協議    B  採用分佈式仲裁策略（集中式）

    C  具備自動配置能力    D  適合於低成本的小系統

24運算器的核心功能部件是（ B ）。

    A  數據總線    B  ALU    C  狀態條件寄存器    D  通用寄存器

  25 某單片機字長32位，其存儲容量爲4MB。若按字編址，它的尋址範圍是（ A ）。

    A  1M    B  4MB    C  4M    D  1MB

  26某SRAM芯片，其容量爲1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數目是（ 應改成C ）。(20根地址線，8根數據線，一根讀寫線，一根芯片選擇線)

    A  20    B  28    C  30    D  32

  27雙端口存儲器因此能進行高速讀/寫操做，是由於採用（ D ）。P86

A  高速芯片    B  新型器件

    C  流水技術    D  兩套相互獨立的讀寫電路

 

  29爲肯定下一條微指令的地址，一般採用判定方式，其基本思想是（ 改成C）。

A  用程序計數器PC來產生後繼微指令地址

    B  用微程序計數器μPC來產生後繼微指令地址

    C  經過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產生後繼微指令地址

    D  經過指令中指定一個專門字段來控制產生後繼微指令地址

  30微程控器中，機器指令與微指令的關係是（ B ）。

    A  每一條機器指令由一條微指令來執行

 B  每一條機器指令由一段用微指令編成的微程序來解釋執行

    C  一段機器指令組成的程序可由一條微指令來執行

    D  一條微指令由若干條機器指令組成

  31CPU中跟蹤指令後繼地址的寄存器是（ B ）。

    A  地址寄存器    B  程序計數器    C  指令寄存器    D  通用寄存器

  32某寄存器中的數值爲指令碼，只有CPU的（ A ）才能識別它。

    A  指令譯碼器    B  判斷程序    C  微指令    D  時序信號

  33某機字長64位，1位符號位，63位表示尾數，若用定點整數表示，則最大正整數位（ A ）。

    A  +(263-1)    B  +(264-1)    C  -(263-1)    D  -(264-1)

  34從下面浮點運算器中的描述中選出兩個描述正確的句子（ 改成AC ）。

    A  浮點運算器可用兩個鬆散鏈接的定點運算部件一階碼和尾數部件來實現。

    B  階碼部件可實現加，減，乘，除四種運算。(尾數部件纔是可實現加、減、乘、除)

    C  階碼部件只進行階碼相加，相減和比較操做。

    D  尾數部件只進行乘法和除法運算。

  35 存儲單元是指（ 改成B）。

    A  存放1個二進制信息位的存儲元

    B  存放1個機器字的全部存儲元集合

    C  存放1個位元組的全部存儲元集合

    D  存放2個位元組的全部存儲元集合

  36某機字長32位，存儲容量1MB，若按字編址，它的尋址範圍是（ D ）。

    A  0—1M    B  0—512KB    C  0—56K    D  0—256KB

  37用於對某個寄存器中操做數的尋址方式爲（ C ）。P114

    A  直接    B  間接    C  寄存器直接    D  寄存器間接

38 指令週期是指（ C ）。P131

A  CPU從主存取出一條指令的時間

B  CPU執行一條指令的時間

C  CPU從主存取出一條指令加上執行一條指令的時間

D  時鐘週期時間

39 描述當代流行總線結構中基本概念不正確的句子是（ AC ）。

A  當代流行的總線不是標準總線

B  當代總線結構中，CPU和它私有的cache一塊兒做爲一個模塊與總線相

C  系統中容許有一個這樣的CPU模塊

2、填空題

  1  字符信息是符號數據，屬於處理（ 非數值 ）領域的問題，國際上採用的字符系統是七單位的（ASCII）碼。P23

  2  按IEEE754標準，一個32位浮點數由符號位S（1位）、階碼E（8位）、尾數M（23位）三個域組成。其中階碼E的值等於指數的真值（ e ）加上一個固定的偏移值（ 127 ）。P17

  3  雙端口存儲器和多模塊交叉存儲器屬於並行存儲器結構，其中前者採用（ 空間 ）並行技術，後者採用（ 時間 ）並行技術。P86

4  衡量總線性能的重要指標是（ 總線帶寬 ），它定義爲總線自己所能達到的最高傳輸速率，單位是（ MB/s ）。P185

  5  在計算機術語中，將ALU控制器和（  ）存儲器合在一塊兒稱爲（  ）。

  6  數的真值變成機器碼可採用原碼錶示法，反碼錶示法，（ 補碼 ）表示法，（ 移碼 ）表示法。P19 - P21

  7  普遍使用的（ SRAM ）和（ DRAM ）都是半導體隨機讀寫存儲器。前者的速度比後者快，但集成度不如後者高。P67

  8  反映主存速度指標的三個術語是存取時間、（存儲週期）和（存儲器帶寬）。P67

  9  造成指令地址的方法稱爲指令尋址，一般是（順序）尋址，遇到轉移指令時（跳躍）尋址。P112

  10  CPU從（主存中）取出一條指令並執行這條指令的時間和稱爲（指令週期）。

11 定點32位字長的字，採用2的補碼形式表示時，一個字所能表示的整數範圍是（ -2的31次方到2的31次方減1 ）。P20

  12 IEEE754標準規定的64位浮點數格式中，符號位爲1位，階碼爲11位，尾數爲52位，則它能表示的最大規格化正數爲（ +［1+（1-）］）。

  13浮點加、減法運算的步驟是（ 0 操做處理  ）、（ 比較階碼大小並完成對階 ）、（ 尾數進行加或減運算 ）、（結果規格化並進行舍入處理  ）、（ 溢出處理  ）。P54

  14某計算機字長32位，其存儲容量爲64MB，若按字編址，它的存儲系統的地址線至少須要（ 14）條。KB=2048KB(尋址範圍)=20482

  15一個組相聯映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（ 20  ）位，其中主存字塊標記應爲（ 8 ）位，組地址應爲（ 6 ）位，Cache地址共（ 7 ）位。=16384字 2=  2= 2=128

  16  CPU存取出一條指令並執行該指令的時間叫（ 指令週期 ），它一般包含若干個（ CPU週期  ），然後者又包含若干個（ 時鐘週期  ）。P131

17計算機系統的層次結構從下至上可分爲五級，即微程序設計級（或邏輯電路級）、通常機器級、操做系統級、（彙編語言）級、（高級語言）級。P13

  18十進制數在計算機內有兩種表示形式：（字符串）形式和（壓縮的十進制數串）形式。前者主要用在非數值計算的應用領域，後者用於直接完成十進制數的算術運算。P19

  19一個定點數由符號位和數值域兩部分組成。按小數點位置不一樣，定點數有（ 純小數 ）和（ 純整數 ）兩種表示方法。P16

  20對存儲器的要求是容量大、速度快、成本低，爲了解決這三方面的矛盾，計算機採用多級存儲體系結構，即（ 高速緩衝存儲器 ）、（ 主存儲器 ）、（外存儲器  ）。P66

  21高級的DRAM芯片加強了基本DRAM的功能，存取週期縮短至20ns如下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、（ CDRAM ）、（SDRAM）。P75

  22一個較完善的指令系統，應當有（數據處理）、（ 數據存儲 ）、（ 數據傳送 ）、（ 程控 ）四大類指令。P119

  23機器指令對四種類型的數據進行操做。這四種數據類型包括（ 地址 ）型數據、（ 數值 ）型數據、（ 字符 ）型數據、（ 邏輯 ）型數據。P110

 24 CPU中保存當前正在執行的指令的寄存器是（ 指令寄存器 ），指示下一條指令地址的寄存器是（ 程序寄存器 ），保存算術邏輯運算結果的寄存器是（ 數據緩衝寄衝器 ）和（ 狀態字寄存器 ）。P129

25 數的真值變成機器碼時有四種表示方法，即（ 原碼 ）表示法，（ 補碼 ）表示法，（ 移碼 ）表示法，（ 反碼 ）表示法。P19 - P21

  26主存儲器的技術指標有（ 存儲容量 ），（ 存取時間 ），（ 存儲週期 ），（ 存儲器帶寬 ）。P67

27  cache和主存構成了（ 內存儲器 ），全由（ CPU ）來實現。P66

  31接使用西文鍵盤輸入漢字，進行處理，並顯示打印漢字，要解決漢字的（ 輸入編碼 ）、（漢字內碼  ）和（字模碼  ）三種不一樣用途的編碼。P24

3、簡答題 (簡答題主要從課本上的第3、5、六章出題)

1.    CPU中有哪幾類主要寄存器，用一句話回答其功能。P129

答：A.數據緩衝寄存器(DR) B.指令寄存器(IR) C.程序計算器(PC) D.數據地址寄存器(AR) E.通用寄存器(R0～R3) F.狀態字寄存器(PSW)功能：執行指令、操做、時間的控制以及數據加工。

2．  指令和數據都用二進制代碼存放在存儲器中，從時空觀角度回答CPU如何區分讀出的代碼是指令仍是數據。

答：計算機能夠從時間和空間兩方面來區分指令和數據，在時間上，取指週期從存儲器中取出的是指令，而執行週期從存儲器取出或往存儲器中寫入的是數據，在空間上，從存儲器中取出指令送控制器，而執行週期從存儲器從取的數據送運算器、往存儲器寫入的數據也是來自於運算器。 

3．  畫出分佈式仲裁器的邏輯示意圖。(P195)

4． PCI總線中三種橋的名稱是什麼？簡述其功能。P200

答：PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結構中起着重要做用，它鏈接兩條總線，使彼此間相互通訊。橋是一個總線轉換部件，能夠把一條總線的地址空間映射到另外一條總線的地址空間上。從而使系統中任意一個總線主設備都能看到一樣的一份地址表。橋能夠實現總線間的猝發式傳送，可以使全部的存取都按PCU的須要出如今總線上。由上可見，以橋鏈接實現的PCI總線結構具備很好的擴充性和兼容性，許多總線並行工做。

5． 畫圖說明現代計算機系統的層次結構。(P14)

6. 簡述水平型微指令和垂直型微指令的特色。（此題很大可能不屬於簡答題考試範圍）

答：A．水平型微指令並行操做能力強，效力高，靈活性強，垂直型微指令則較差；B．水平型微指令執行一條指令的時間短，垂直型微指令執行時間長；C．由水平型微指令解析指令的微程序，有微指令字較長而微程序短的特色，垂直型微指令則相反，微指令字較短而程序長；D．水平型微指令用戶難以掌握，而垂直型微指令與指令比較類似，相對來講，比較容易掌握。

7.一臺機器的指令系統有哪幾類典型指令？列出其名稱。（此題很大可能不屬於簡答題考試範圍）

答：A.數據傳送類指令  B.算術運算類指令 C.邏輯運算類指令 D.程控類指令E.輸入輸出類指令 F.字符串類指令 G.系統控制類指令 H.特權指令

8. 存儲系統中加入chche存儲器的目的是什麼？有哪些地址映射方式，各有什麼特色？

答：Cache是一種高速緩衝存儲器，是爲了解決CPU和主存之間速度的不匹配。地址映射方式有：A.全相聯映射方式，這是一種帶所有塊地址一塊兒保存的方法，可以使主存的一塊直接拷貝到chche中的任意一行上，很是靈活；B.直接映射方式：優勢是硬件簡單，成本低，缺點是每一個主存塊只有一個固定的行位置可存放；C.組相聯映射方式:它是前二者的折衷方案，適度的兼顧了兩者的優勢有儘可能避免其缺點，從靈活性、命中率、硬件投資來講較爲理想，於是獲得了廣泛採用。

9. 列表比較CISC處理機和RISC處理機的特色。（此題不屬於簡答題考試範圍，

由於老師上課沒講過CISC處理機和RISC處理機的特色）

答：（1） 指令系統：RISC 設計者把主要精力放在那些常用的指令上，儘可能使它們具備簡單高效的特點。對不經常使用的功能，常經過組合指令來完成。所以，在RISC 機器上實現特殊功能時，效率可能較低。但能夠利用流水技術和超標量技術加以改進和彌補。而CISC 計算機的指令系統比較豐富，有專用指令來完成特定的功能。所以，處理特殊任務效率較高（2） 存儲器操做：RISC 對存儲器操做有限制，使控制簡單化；而CISC 機器的存儲器操做指令多，操做直接。(3） 程序：RISC 彙編語言程序通常須要較大的存儲器空間，實現特殊功能時程序複雜，不易設計；而CISC 彙編語言程序編程相對簡單，科學計算及複雜操做的程序社設計相對容易，效率較高。（4） 中斷：RISC 機器在一條指令執行的適當地方能夠迴應中斷；而CISC 機器是在一條指令執行結束後迴應中斷。（5） CPU：RISC CPU 包含有較少的單元電路，於是面積小、功耗低；而CISC CPU 包含有豐富的電路單元，於是功能強、面積大、功耗大。(6） 設計週期：RISC 微處理器結構簡單，佈局緊湊，設計週期短，且易於採用最新技術；CISC 微處理器結構複雜，設計週期長。（7） 用戶使用：RISC 微處理器結構簡單，指令規整，性能容易把握，易學易用；CISC微處理器結構複雜，功能強大，實現特殊功能容易。（8） 應用範圍：因爲RISC 指令系統的肯定與特定的應用領域有關，故RISC 機器更適合於專用機；而CISC 機器則更適合於通用機。

10. 畫圖說明當代總線的內部結構與外部功能部件的聯繫，作簡要說明。

四．計算題（注：計算題主要是從課本上的第二章出題）

1.設x=-15，y=+13，數據用補碼錶示，用帶求補器的陣列乘法器求出乘積x×y，並用十進制數乘法進行驗證。

2.已知x=-0.01111，y=+0.11001,求：

①[x]補，[-x]補，[y]補，[-y]補；② x+y, x-y,判斷加減運算是否溢出。

3.有兩個浮點數N1=2j1×S1,N2=2j2×S2，其中階碼用4位移碼、尾數用8位原碼錶示（含1位符號位）。設j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，寫出運算步驟及結果。

4.設存儲器容量爲64M字，字長爲64位，模塊數m=8，分別用順序和交叉方式進行組織。存儲週期T=100ns，數據總線寬度爲64位，總線傳送週期t=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？

解：順序存儲器和交叉存儲器連續讀出m = 8個字的信息總量都是：

q = 64位*8 = 512位

順序存儲器和交叉存儲器連續讀出8個字所需的時間分別是：

t1 = mT = 8*100ns = 8*10-7s

 

5.CPU執行一段程序時，cache完成存取的次數爲2420次，主存完成的次數爲80次，已知cache存儲週期爲40ns，主存存儲週期爲200ns，求cache/主存系統的效率和平均訪問時間。

6.某計算機的存儲系統由cache、主存和磁盤構成。cache的訪問時間爲15ns；若是被訪問的單元在主存中但不在cache中，須要用60ns的時間將其裝入cache，而後再進行訪問；若是被訪問的單元不在主存中，則須要10ms的時間將其從磁盤中讀入主存，而後再裝入cache中並開始訪問。若cache的命中率爲90%，主存的命中率爲60%，求該系統中訪問一個字的平均時間。

7. 某計算機系統的內存儲器又cache和主存構成，cache的存儲週期爲30ns，主存的存取週期爲150ns。已知在一段給定的時間內，CPU共訪問記憶體5000次，其中400次訪問主存。問： ①  cache的命中率是多少？②  CPU訪問記憶體的平均時間是多少納秒？③  cache-主存系統的效率是多少？

9. 已知cache存儲週期40ns，主存存儲週期200ns，cache/主存系統平均訪問時間爲50ns，求cache的命中率是多少？

五．設計題：（注：設計題主要從課本上的第3、五章出題）

1.圖2所示爲雙總線結構機器的數據通路，IR爲指令寄存器，PC爲程序計數器（具備自增功能），M爲主存（受R/W#信號控制），AR爲地址寄存器，DR爲數據緩衝寄存器，ALU由加、減控制信號決定完成何種操做，控制信號G控制的是一個門電路。另外，在線標註有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o爲寄存器R1的輸出控制信號，未標字符的線爲直通線，不受控制。①「ADD　R2,R0」指令完成(R0)+(R2)→R0的功能操做，畫出其指令週期流程圖，假設該指令的地址已放入PC中。並在流程圖每個CPU週期右邊列出相應的微操做控制信號序列。② 若將（取指週期）縮短爲一個CPU週期，請先畫出修改數據通路，而後畫出指令週期流程圖。

 2.CPU的數據通路如圖1所示。運算器中R0～R3爲通用寄存器，DR爲數據緩衝寄存器，PSW爲狀態字寄存器。D-cache爲數據存儲器，I-cache爲指令存儲器，PC爲程序計數器（具備加1功能），IR爲指令寄存器。單線箭頭信號均爲微操做控制信號（電位或脈衝），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。

機器指令「LDA(R3),R0」實現的功能是：以（R3）的內容爲數存單元地址，讀出數存該單元中數據至通用寄存器R0中。請畫出該取數指令週期流程圖，並在CPU週期框外寫出所需的微操做控制信號。（一個CPU週期有T1～T4四個時鐘信號，寄存器打入信號必須註明時鐘序號）