ODDR2的使用

1.SPartan6 FPGA中， PLL產生的時鐘不能直接連到FPGA的通用I/O上；網絡 2.若是硬件已經連上了，可經過在PLL輸出與通用I/O之間增長ODDR2模塊緩衝來解決。ide 3.ODDR2與PLL模塊可放在一個V文件中。this 4.ODDR2模塊以下：spa   ODDR2 #(     .DDR_ALIGNMENT("NONE"), // Sets output alignme

>>阅读原文<<