intel/quartus lvds serdes設計問題總結

時間 2021-01-13

標籤 FPGA Quartus intel fpga lvds 欄目 Intel 简体版

原文原文鏈接

從手冊中可以瞭解，只要修改.qsf文件中的順序就可以調整quartus的生成順序（優先級）。另外需要注意，高速率低lvds串化因子時時序時難以收斂的，因此優先使用高傳化因子8以及tx_coreclk(而inclock的時序裕量比較低)。當使用外部pll時似乎不能勾選CPA會導致fiter報錯，去掉CPA選項後，tx端信號會有較大變化，rx端信號接口不變。在生成sof過程中隨時查看report

>>阅读原文<<