s3c2410 定時器的基本設置

      在嵌入式系統中,我們需要了解3個時鐘頻率:FCLK. HCLK. PCLK 。       FCLK :一般來說通過外接12M 的晶振,結合芯片內部鎖相環的倍頻而得到200M 的FCLK. 作爲CPU 的內部時鐘。     HCLK :通過對FCLK 的分頻得到,一般取值爲FCLK 的一半(100M),主要用於爲高速設備(連接至AHB總線上) 提供時鐘。   PCLK :通過對FCLK
相關文章
相關標籤/搜索