Verilog常用的數據選擇語句vect[a +: b]或vect [a -: b]

Verilog語法中有一個常用的選擇語句，其語法形式爲： vect[a +: b]或vect [a -: b]； vect爲變量名字，a爲起始位置，加號或者減號代表着升序或者降序，b是進行升序或者降序的寬度。 vect[a +: b]等同於vect[a : a+b-1]，vect的區間從a開始，往比a大的方向數b個數；vect [a -: b]等同於vect[a : a-b+1]，vect的區間從

>>阅读原文<<