初級模擬電路：3-6 共射放大電路-1（固定偏置的直流分析）

回到目錄

      BJT共射級電路放大器是比較經常使用的一種放大電路，不一樣於前面的共基級放大器單一的電路形式，共射級放大器的設計比較靈活，歷史上人們曾經設計出過不少各類各樣的共射級放大器。最經常使用的是如下三種形式的共射放大電路（見下圖3-06.01）。通常只要掌握了這三種電路的共通分析方法，那之後再遇到其餘比較偏門的共射電路時，咱們也能夠按照咱們已掌握的共通方法，分析出其基本電路特性。

圖 3-6.01 

 

1.   固定偏置

      固定偏置（fixed-bias configuration）是最簡單的共射放大電路結構，咱們現以npn型晶體管爲例對齊進行直流分析。

 

（1） 輸入靜態工做點

      咱們將固定偏置的共射放大電路重畫於下，在直流分析（靜態分析）時，可將動態輸入電壓vi視爲0。

圖 3-6.02 

      對於輸入端迴路，BJT的發射結正偏，咱們採用簡化分析模型，假設VBE固定爲0.7V。所以在輸入迴路可得：

      上式的IB即爲輸入端的靜態工做電流，在上式中咱們能夠取合適得RB，而獲得一個比較合理得IB值（通常爲幾個微安級）。

 

（2） 輸出靜態工做點

      輸出靜態工做點，即爲求VCE和IC，咱們將輸出迴路的電壓電流關係畫於下圖：

圖 3-6.03 

      當BJT工做於正常的放大區時：

      在輸出迴路可得：

      上兩式中的VCE和IC即爲輸出的靜態工做點。

 

（3） 飽和條件

      在共射電路中的飽和條件與共基電路稍有不一樣，在共基電路中，VCE<0會進入飽和，而在共射電路中，只要VCE<VCEsat（通常咱們常近似取爲0.3V），晶體管就會進入飽和。所以，咱們能夠算出此時的集電極飽和電流ICsat，

      當共射電路的進入飽和時，輸入端IB的繼續增大不會使輸出電流IC繼續增大，雖然不會像共基電路那樣損壞晶體管，但會使基極電流IB與射極電流IC之間的放大倍數小於原來的β參數。

 

（4） 固定偏置的缺點

      固定偏置的優勢是：結構簡單、概念清晰。可是咱們通常不多將固定偏置電路直接應用於實際設計，緣由在於固定偏置電路有一個致命的缺點：就是工做點不穩。

      前面曾經說過，因爲半導體器件加工工藝的限制，通常參數都會偏離標準值，好比對某個BJT來講，放大係數β在50~200範圍內都算正常，整整差了4倍。那麼根據上式：

      一樣的電路，輸出靜態電流IC就會差整整4倍，輸出靜態電壓VCE也會有較大範圍的變化，由此帶來的電路功耗、放大倍數等一系列性能也會跟着變化，這樣不穩定的性能是沒法在實際產品中使用的。

 

2.   改進的固定偏置

 

（1） 負反饋的做用

      在固定偏置的發射極增長一個射極電阻RE，能夠大大提升電路的穩定性，以下圖所示，這種形式的電路也能夠稱爲射極偏置（emitter-bias Configuration）：

圖 3-6.04 

      這種設計稱爲「負反饋」設計，負反饋設計是一個很龐大的話題，這裏你能夠先簡單將其理解爲：負反饋結構的電路自己有一種穩定做用，當某種非正常因素（好比β值偏移，溫度影響等等）致使電路工做點偏移時，負反饋結構會迫使電路工做點回向正常值方向移動，從而減少偏移值，提升穩定性。

      咱們這裏先粗略定性地看一下射極電阻RE對提升電路穩定性的做用：

      （1）當放大係數β增大致使IC增大時，流過RE的電流IE也會增大，由此會致使E點的的電壓VE升高。

      （2）當VE升高，因爲VBE保持固定值0.7V不變，所以結果致使B點電壓VB升高。

      （3）VB升高，但VCC不變，由此致使RB兩端的壓降減少，從而致使輸入電流IB減少。

      （4）IB的減少最終會致使IC的減少，抑制了前面因β增大致使IC增大的效應，所以提升了電路的穩定性。

      固然，若是你若要深究的話，又會發現：IC的減少會致使IE的減少，再致使VE的減少和VB的減少，而後又使得IB增大……那麼，究竟哪一個對最終結果的影響力更大些？這個就須要下面的定量分析了。

 

（2） 靜態工做點分析

圖 3-6.05 

● 先看輸入迴路：

      輸入迴路的關係式爲：

      解得：

 

● 再看輸出迴路：

      當BJT工做於放大區時：

      輸出迴路的關係式爲：

      爲簡化計算，設IE≈IC，最終解得：

 

● 關於簡化運算的說明：

      這裏你可能還有一點小疑惑，爲何在輸入迴路中，不把(1+β)簡化成≈β，不去掉那個1？而在輸出迴路中，卻作了IE≈IC¬的簡化，去掉了那個1呢。其實理由很簡單：輸入迴路的計算式中，即使留着那個1，計算起來也不麻煩，因此就放着了。而在輸出迴路的計算式中，留着那個1算起來稍微有點麻煩了，因此就把它給去掉了。

      聽着是否是很隨意呢？其實這就是工程中模擬電路的魅惑點所在。由於實際的模擬電路要面臨不少的不肯定參數的影響（好比，常規使用的電阻都是5%的偏差等級的；BJT等半導體器件的參數甚至會有50%以上的誤差；受溫度影響，不少參數也會偏）。你辛辛苦苦算出來的精確解，僅一個5%的電阻阻值誤差就能夠把結果給帶偏。因此，太精確的計算有時並非很必要，不少計算均可以做簡化。那麼，究竟對哪些部分能夠作簡化，哪些部分不做簡化呢？這個在很大程度上取決於設計者本人的經驗（或者說直覺）。

      因此，有時你能夠看到在一些不一樣的模電教材上，對於一樣形式的電路，不一樣的做者會給出稍微有點不一樣的公式，這個是由於他們各自取的簡化點不一樣。可是，分析原理確定都是同樣的，並且他們的結果也都是可用的。這個隨着你本人經驗的增加，就會理解他們各自的作法了。

案例3-6-1： 在下圖中，計算當β=50和β=200時的IB, IC, VCE，並進行比較。

解： （1）當β=50時：

      假設BJT工做於放大區：

      再來求VCE：

      驗證：VCE1 > VCESat，說明前面關於BJT工做於放大區的假設正確。

 

（2）當β=200時：

      假設BJT工做與放大區：

      再來求VCE：

      驗證：VCE2 > VCESat，說明前面關於BJT工做於放大區的假設正確。

 

（3）比較：

      當β1和β2相差4倍時：

      IC1和IC2只相差2.5倍，說明反饋電阻RE確實改善了電路的穩定性。

      另外，當β=200時，VCE2僅比飽和閾值VCESat (0.7V)大一點點，已處於放大區的邊緣，還能夠勉強工做。如果沒有反饋電阻RE，BJT會早早地就進入飽和區，而不能起正常放大做用了。

 

（3） 飽和條件

      當VCE<VCESat時，晶體管進入飽和區。所以，咱們能夠算出此時的集電極飽和電流ICsat，

      當IC>ICsat時，晶體管進入飽和。

     

回到目錄

 

 

（ end of 3-6-1 ）