Allegro SI 高速信號完整性仿真

先來熟悉幾個概念：

信號完整性是指信號在信號線上的質量。信號具備良好的信號完整性是指當在須要的時候，具備所必需達到的電壓電平數值。差的信號完整性不是由某一因素致使的，而是由板級設計中多種因素共同引發的。特別是在高速電路中，所使用的芯片的切換速度過快、端接元件佈設不合理、電路的互聯不合理等都會引發信號的完整性問題。具體主要包括串擾、反射、過沖與下衝、振盪、信號延遲等。

信號完整性問題由多種因素引發，歸結起來有反射、串擾、過沖和下衝、振鈴、信號延遲等，其中反射和串擾是引起信號完整性問題的兩大主要因素。

反射和咱們所熟悉的光通過不連續的介質時都會有部分能量反射回來同樣，就是信號在傳輸線上的回波現象。此時信號功率沒有所有傳輸到負載處，有一部分被反射回來了。在高速的PCB中導線必須等效爲傳輸線，按照傳輸線理論，若是源端與負載端具備相同的阻抗，反射就不會發生了。若是兩者阻抗不匹配就會引發反射，負載會將一部分電壓反射回源端。根據負載阻抗和源阻抗的關係大小不一樣，反射電壓可能爲正，也可能爲負。若是反射信號很強，疊加在原信號上，極可能改變邏輯狀態，致使接收數據錯誤。若是在時鐘信號上可能引發時鐘沿不單調，進而引發誤觸發。通常佈線的幾何形狀、不正確的線端接、通過鏈接器的傳輸及電源平面的不連續等因素均會致使此類反射。另外常有一個輸出多個接收，這時不一樣的佈線策略產生的反射對每一個接收端的影響也不相同，因此佈線策略也是影響反射的一個不可忽視的因素。

串擾是相鄰兩條信號線之間的沒必要要的耦合，信號線之間的互感和互容引發線上的噪聲。所以也就把它分爲感性串擾和容性串擾，分別引起耦合電流和耦合電壓。當信號的邊沿速率低於1ns時，串擾問題就應該考慮了。若是信號線上有交變的信號電流經過時，會產生交變的磁場，處於磁場中的相鄰的信號線會感應出信號電壓。通常PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及信號線的端接方式對串擾都有必定的影響。在Cadence的信號仿真工具中能夠同時對6條耦合信號線進行串擾後仿真，能夠設置的掃描參數有：PCB的介電常數，介質的厚度，沉銅厚度，信號線長度和寬度，信號線的間距．仿真時還必須指定一個受侵害的信號線，也就是考察另外的信號線對本條線路的干擾狀況，激勵設置爲常高或是常低，這樣就能夠測到其餘信號線對本條信號線的感應電壓的總和，從而能夠獲得知足要求的最小間距和最大並行長度。

過沖是因爲電路切換速度過快以及上面提到的反射所引發的信號跳變，也就是信號第一個峯值超過了峯值或谷值的設定電壓。下衝是指下一個谷值或峯值。過度的過沖可以引發保護二極管工做，致使過早地失效，嚴重的還會損壞器件。過度的下衝可以引發假的時鐘或數據錯誤。它們能夠經過增長適當端接予以減小或消除。

在Cadence的信號仿真軟件中，將以上的信號完整性問題都放在反射參數中去度量。在接收和驅動器件的IBIS模型庫中，咱們只須要設置不一樣的傳輸線阻抗參數、電阻值、信號傳輸速率以及選擇微帶線仍是帶狀線，就能夠經過仿真工具直接計算出信號的波形以及相應的數據，這樣就能夠找出匹配的傳輸線阻抗值、電阻值、信號傳輸速率，在對應的PCB軟件Allegro中，就能夠根據相對應的傳輸線阻抗值和信號傳輸速率獲得各層中相對應信號線的寬度(需提早設好疊層的順序和各參數)。選擇電阻匹配的方式也有多種，包括源端端接和並行端接等，根據不一樣的電路選擇不一樣的方式。在佈線策略上也能夠選擇不一樣的方式：菊花型、星型、自定義型，每種方式都有其優缺點，能夠根據不一樣的電路仿真結果來肯定具體的選擇方式。

信號延遲是電路中只能按照規定的時序接收數據，過長的信號延遲可能致使時序和功能的混亂，在低速的系統中不會有問題，可是信號邊緣速率加快，時鐘速率提升，信號在器件之間的傳輸時間以及同步時間就會縮短。驅動過載、走線過長都會引發延時。必須在愈來愈短的時間預算中要知足全部門延時，包括創建時間，保持時間，線延遲和偏斜。因爲傳輸線上的等效電容和電感都會對信號的數字切換產生延遲，加上反射引發的振盪迴繞，使得數據信號不能知足接收端器件正確接收所須要的時間，從而致使接收錯誤。在Cadence的信號仿真軟件中，將信號的延遲也放在反射的子參數中度量，有Settledelay、Switchdelay、Propdelay。其中前兩個與IBIS模型庫中的測試負載有關，這兩個參數能夠經過驅動器件和接收器件的用戶手冊參數獲得，能夠將它們與仿真後的Settledelay、Switchdelay加以比較，若是在Slow模式下獲得的Switchdelay都小於計算獲得的值，而且在Fast的模式下獲得的Switchdelay的值都大於計算獲得的值，就能夠得出咱們真正須要的兩個器件之間的時延範圍Propdelay。在具體器件布放的時候，若是器件的位置不合適，在對應的時延表中那部分會顯示紅色，當把其位置調整合適後將會變成藍色，表示信號在器件之間的延時已經知足Propdelay規定的範圍了。