Proteus 7.8 實現時鐘 由6片74LS60組成

Proteus 7.8 實現時鐘 由74LS60組成 74LS60計數器芯片工作原理 RCO 進位輸出端 ENP 計數控制端 QA~QD 輸出端 ENT 計數控制端 CLK 時鐘輸入端 CLR 異步清零(低電平有效) LOAD 同步並行置數端(低電平有效) Proteus 仿真圖 分別由兩個60進制和一個12進制組成,構成秒,分,時的時鐘. 晶振週期給1秒 60秒進制, 個位由十進制組成,當滿足R

>>阅读原文<<