併發（volatile synchronized）

volatile 保證可見性（防止指令重排序） 參考cpu緩存模型，volatile底層是通過對cpu總線加鎖。（總線加鎖力度較大，一般爲鎖總線行），被volatile修飾的變量，會在cpu級別加總線鎖，保證JMM模型中線程的工作內存即使讀的是cpu緩存中的數據，也能保證其數據的準確性。（用於個人理解），更正確的解釋：volatile修飾的變量，會強制讀取主存數據。底層如何讀取主存數據感覺應該是我

>>阅读原文<<