國內自主研發一款商用的手機芯片須要多少錢？

昨天，聯發科（MediaTek）曝光了其首款集成5G調制解調器的7nm SoC，採用ARM Cortex-A77 CPU 核心、以及 Mali-G77 GPU。 

據瞭解，MTK 首顆 5G SoC 採用了臺積電的 7nm 製程，集成了聯發科自家的 Helio M70 調制解調器。 

這款基帶支持 6GHz 如下的 5G NR 頻譜、高達 2x 的載波聚合、以及獨立 / 非獨立的 5G 網絡架構。全球首款採用先進7nm工藝的5G 芯片，在極小的封裝中實現大幅節能。高速吞吐：峯值吞吐量達到4.7Gps下載速度（Sub-6GHz頻段），支持新空口（NR）二份量載波（CC），支持非獨立（NSA）與獨立（SA）5G組網架構。強大的多媒體與影像性能：支持60fps的4K視頻編碼/解碼，以及超高分辨率攝像機（80MP）。

那麼研發一款相似的芯片須要多少錢？

芯片代工行業在製程邁入10nm之內後，面臨的成本壓力也愈來愈高。據SemiEngineering報道，IBS的測算顯示，10nm芯片的開發成本已經超過了1.7億美圓，7nm接近3億美圓，5nm超過5億美圓。若是要基於3nm開發出NVIDIA GPU那樣複雜的芯片，設計成本就將高達15億美圓。而上面所提到的聯發科開發的是一款既有ARM CPU又有基帶處理部分的SoC芯片，上面用到了衆多的IP核和複雜的異構工藝部分，甚至比NVIDIA GPU還要複雜。咱們試着分析一下成本。

一、流片費用：7nm FinFET工藝流片費用約3000萬美金（參考下面麒麟990流片費用，同時兼顧考慮聯發科與臺積電同屬臺灣地區，可能有優惠），合2億人民幣；根據業內人士@手機晶片達人在微博上的爆料稱，麒麟990處理器目前正在用臺積電7nm Plus EUV的工藝設計中，預計將在明年第一季流片。同時這位業內人士還表示，這次麒麟990處理器僅流片費用就高達3000萬美金，足以代表華爲的決心。 

上面提到的FinFET工藝，其實就是華人科學家胡正明教授發明的（胡正明教授還提出了著名的BSIM模型）。也是爲了解決芯片作到更小尺寸的一種方法，聽說16nm FinFET工藝的價格，無論芯片的面積有多大，起步價500萬美金。 

二、IP受權購買費：主要是購買了ARM最新的Cortex-A77CPU、Mali-G77GPU受權，估計其餘一些小的模塊應該也有購買的，如音視頻編解碼器什麼的。按生命週期5000萬顆算，各類ip受權購買費按每顆40元算，這大概20億。單ARM CPU受權一項，據悉，每次約1億美金。

三、自研部件費用：聯發科這款5G SoC 集成了自研的最早進的獨立AI處理單元APU徹底保證用戶對於5G網絡環境下手機的使用需求。除比較複雜的APU外，自研部件還包括多模通信基帶（2G3G4G5G等），相機isp，各類控制開關，微核等。這部分很難估算，並且是長期的研發的成果。這部分紅本暫復算爲10億人民幣。

四、高通專利費：按5000萬顆算，每顆交10元，合5億人民幣。

五、研發工程師工資獎金。1000名工程師每一年按50萬計算，3年合計15億。

以上各項共計2+20+10+5+15=52億人民幣。而這些還不包括架構開發，生態構建等的費用。

也許你們以爲這種複雜的SoC芯片比較特殊，須要花費的成本價固然比較高。那麼我們能夠看一下一款普通的NAND FLASH控制器芯片須要多少錢才能開發出來？

研發一款商用的普通NAND FLASH接口控制器芯片須要多少錢？

你們知道，NAND FLASH控制器芯片其實功能很單一，僅僅只是經過PCIe接口按照NVMe之類的協議來把指令交給FLASH芯片，同時把數據在HOST主機和FLASH芯片及DDR上搬來搬去而已。

下圖來自於實際商用NAND FLASH產品宣傳時的PPT，從圖中能夠看出，開發一顆NAND FLASH主控芯片前期投入（軟件、硬件、IP及人力和時間費用，軟件工具費，設計服務費及儀器測試費用等）的開發費用摺合人民幣約爲1.35億人民幣，然後期流片、封測等費用爲2200萬元人民幣，共計約1.57億人民幣。 

2018年，NAND Flash正式進入3D製程發展，其相關控制芯片之晶圓製造製程則在近兩年正式進入1x納米時代，所以NAND Flash控制芯片的設計越發複雜、所須要運用的人力及資金等資源耗費較市場成長的幅度高，以目前全球PCIe規格效能跑分評鑑最佳的羣聯電子SSD控制芯片PS5012-E12來看，該顆芯片的成功除了累積數十年的功力外，在研發人力、時間、設計工具、晶圓先進製程光罩費、3D NAND驗證費…等等資源全數換算爲可被評價的費用，總計超過1.55億人民幣。

有同窗可能說，若是作更簡單的芯片呢？沒有上面所說的購買IP、人力成本、甚至軟件成本都不考慮，本身寫RTL代碼，本身作後端版圖，那麼剩下的最大的成本恐怕就剩下流片了。固然，這種狀況在高校和一些研究機構可能存在。軟件工具若是按照市場價格從仿真、綜合到後端佈局佈線，每一步驟都有相應的軟件，而這些軟件LICENSE的使用費用（主要是Cadence和Synopsys等之類的工具），每一種半年的LICENSE使用費用都在100萬人民幣以上（只是一個key的價格，多我的還須要買多個）。       因此，從上面的兩個例子來看，華爲海思十年間在芯片上投入的資金就達到3940個億，這個近4000億的投資多嗎？

很少。

流片費用是成本里較大的組成部分

工藝進入28nm後，芯片的流片成本成指數級增加。「若是說2014年開一個28nm的芯片200-300萬美圓對不少公司來講已經是不堪重負，那麼，將來，開一款16nm的芯片成本將在千萬美圓左右，而開一款10nm的芯片，從如今各項投入來看，可能須要達到1.3億美圓。」在「2014上海FD- SOI論壇」上，芯原微電子公司技術市場和應用工程師資深總監汪洋說道。不過，儘管如此昂貴，他透露國內仍有一些真土豪提出要開16nm的芯片，主要是那些爲挖金幣而定製的處理器芯片。

幾年前，採用不太先進的16nm工藝，流片費用須要1500萬美金以上。

若是是這兩年，採用7nm的工藝，流片費用須要準備1-3億美金以上。

而十年前，海思給出的平均每顆商用芯片的研發成本僅爲4000萬人民幣。

這裏面有太多太多的緣由。要研製出一塊芯片很容易，可是要在控制溫度、成本以及功耗的狀況下實現量產，卻不是一件容易的事，換句話來講，就是芯片製造一共有兩個難點，首先就是在試驗階段投入的資金很是的高昂，一次大概須要10萬塊錢，從設計到加工的過程當中走過的工序差很少就有3000到5000道，並且一次耗費的時間差很少就是一年，在時間和金錢的制約下，對於其精度的要求是極其的高。其次就是排錯難度大，雖然芯片看上去的體積很是小，可是在上面卻分佈着數億個晶體管，能夠被檢測出來的信號最多也就只有幾百條，可以看到若是哪條晶體管出了差錯，那都是難上加難！除了這些技術方面的緣由以外，還有國際因素，由於有專利權和出口協定的管控，所以咱們想從一些擁有芯片技術的老牌國家中獲取先進的技術根本是不可能的事情，並且中國每一年進口一臺相關的儀器，其中的專利費就高得嚇人，像前段時間買入中國的阿斯麥光刻機，一臺價值就要8億元！ 

固然，若是想辦法，作芯片仍是有很多省錢的辦法的。不用買IP，在高校裏面找廉價的學生來設計（沒有研發成本），租用高校裏面的EDA工具，本身從RTL代碼一直坐到GDSII，再採用便宜的MPW，選擇很是古老的工藝線，不用量產，僅作作實驗，那麼計算下來一顆芯片流片一次的費用也至少須要幾十萬元人民幣。若是是項目要用的稍微複雜一點的芯片，那麼一次流片至少也須要幾百萬人民幣。若是一次流片後還有BUG，再流片的話還得花費五六百萬，如此反覆的燒錢。

可作芯片成本這麼高，據說有的地方的學生學一門課，而後全班的學生均可以本身作出來一顆芯片來交做業？

高校裏上一門課而後佈置全部學生都作出一顆芯片的做業現實中存在嗎？

是存在的。

有人曾經看到過臺灣的大學芯片專業的學生全班同窗均可以流片，好像以爲流片跟作個PCB板子差很少同樣，其實不是這樣的。臺灣有個組織叫CIC（國研院晶片中心），只針對臺灣的業界、學術界有優惠，CIC設立的初衷就是爲臺灣的IC產業提供良好的服務和保障，TSMC 28nm工藝的，小面積下大約是23.5萬人民幣每平方毫米；45nm大約是12萬人民幣每平方毫米（CIC公開報價）。其實毫米很是小，作芯片隨隨便便就有N個平方毫米。前面所說的全班均可以流片的就是TSMC的180nm工藝線（教育線），好比平時大學本科的模電課，一學期上完了，全班均可以申請流片作個放大器什麼的，畢業設計就更不用說了。這個教育線在臺灣地區幾乎是免費的。因此，幾乎能夠人人作芯片，這也是爲何臺灣地區的芯片設計和製造比較厲害的關鍵緣由。

這種把流片當作跟吃飯同樣隨便的地方澳門也有。

好比，IEEE fellow，IET fellow、中國科學院海外特聘專家，現任澳門大學教授、微電子研究院副院長、模擬與混合信號超大規模集成電路國家重點實驗室副主任麥沛然教授課題組。 

3年21篇ISSCC頂級會議論文，憑什麼？ 

除了自身實力以外，憑的就是不斷的流片實驗的經驗積累。培養幾屆學生專盯某一個具體的點，工做具備良好的延續性。精心設計，用先進工藝，測試結果的優點就出來了。並且，芯片小，一個學生就能夠負責一顆，一方面能夠用心打磨，另外一方面能夠快速出多篇優化方案。選擇小點突破，爲工程準備預案。若是我們也有這樣的環境和條件，流片如吃飯般容易，是否也能夠作成這種效果？仔細想一想，彷佛不難，就針對某種電路往死裏優化，先仿真出來，再去流片驗證，是否是也不難啊？電路結構千千萬，即使是數字的，若是有這種燒錢的條件，確定會有一兩個點會突破的。難就難在流片費用過高，資金不足。

說實話，大陸高校裏面每一年能有一兩次流片機會的高校都屈指可數，更別提如上面的例子中根據須要盡情的流片的高校是徹底不存在。固然，國內仍是有很多渠道可以減免一些流片費用的，好比去年中興事件後，各地政府部門出臺的一些扶植芯片的政策，有的地方甚至能夠申請免費流片（其實費用是政府部門出了）。

但願從此大陸的集成電路製造業也可以飛速發展，至少讓教育界的老師和學生們可以實現「流片自由」。

附錄：芯片是一層一層長出來的

CPU芯片的成本構成是這個樣子滴

一、晶片成本

要製造CPU，第一步是製造晶圓(將晶圓切成小片後便可獲得晶片)。晶圓的成分是硅，是地殼內第二豐富的元素(沙子的主要成分就是二氧化硅)。製取晶圓分爲三個步驟：

一是製取電子級硅。經過碳和二氧化硅在電弧熔爐中反應獲得冶金級硅，再對其進一步提純，將粉碎的冶金級硅與氣態的氯化氫進行氯化反應，生成液態的硅烷，經過蒸餾和化學還原工藝，獲得電子級硅，其純度高達99.999999%。

二是製取硅錠。將電子級硅放在石英坩堝中，並用石墨包圍不斷加熱，溫度維持在大約1400℃，爐中充斥着惰性氣體，使電子級硅熔化的同時，不會因化學反應而摻雜雜質。

隨後將一顆籽晶浸入坩堝中，由拉制棒帶着籽晶與坩堝旋轉方向逆向旋轉，採用旋轉拉伸法緩慢將籽晶垂直拉出，熔化的多晶硅會粘在籽晶的底端，最終獲得圓柱體的硅錠。

三是切割圓晶。將獲得的硅錠橫向切割成圓形的單個硅片，而後進行研磨，將凹凸的切痕磨掉，再用化學機械拋光工藝使其至少一面光滑如鏡。

目前，國際主流採用的是12英寸晶圓。就國內而言，中芯國際和華力微都有12英寸晶圓廠，英特爾、三星、海力士等公司在大陸也有12英寸晶圓廠。

雖然12英寸晶圓廠的投資遠遠大於8英寸晶圓廠，可是晶圓尺寸越大，意味着單片晶圓可以切割出的芯片越多，芯片成本也就越低。       在設備成本被以億爲單位的芯片出貨量平攤後，採用尺寸更大的晶圓，不只芯片價格能夠更具競爭力，還能以細水長流的方式獲取更多利潤。

所以，晶片成本就是以二氧化硅製取晶圓所耗費的資金分攤到每一片晶片後的成本，能夠簡單理解爲每一片芯片所用的材料(硅片)的成本。 

二、掩膜成本

在獲得晶圓後，要製造CPU，還要進行如下步驟：

一是溼洗。用各類化學藥劑清洗晶圓，確保晶圓表面沒有雜質。

二是光刻。使用光刻機將激光光束穿透畫着線路圖的掩膜，經物鏡補償各類光學偏差，將電路圖成比例縮小後映射到硅片上，而後使用化學方法顯影，獲得刻在硅晶片上的電路圖。 

光刻示意圖。最上方的是掩膜，中間的是物鏡，用來補償各類光學偏差，最後將電路圖成比例縮小後映射到硅片上。

三是離子注入。在硅晶片不一樣的位置嵌入不一樣的物質，進而造成場效應管(晶體管)。

四是蝕刻。使用刻蝕機將晶片上多餘的部分去掉，獲得所想要的結構。

五是等離子沖洗。用較弱的等離子束轟擊整個芯片，達到清潔的效果。

六是熱處理。瞬間把晶圓加熱到1200攝氏度以上，而後慢慢地冷卻下來，使得注入的離子能更好地被啓動以及熱氧化，並在晶片中造成場效應管的柵極。

七是氣相澱積。經過物理、化學氣相澱積設備進一步精細處理晶片表面，並給晶片鍍膜。

八是電鍍、化學、機械錶面處理。

所以，掩膜成本就是晶片加工成本以及光刻機、刻蝕機、物理、化學氣相澱積設備的折舊成本等等。掩膜成本的高低和製程工藝的關係很是大，像40/28nm的工藝已經很是成熟，成本也低，40nm低功耗工藝的掩膜成本爲200餘萬美圓;28nm SOI工藝爲400萬多美圓;28nm HKMG成本爲600多萬美圓。

但在最新的製程工藝問世之初，耗費則頗爲不菲。在2014年剛出現14nm製程時，曾有消息稱其掩膜成本爲3億美圓。

固然，隨着時間的推移和臺積電、三星掌握14/16nm製程，如今的價格應該不會這麼貴。英特爾正在研發的10nm製程，根據英特爾官方估算，掩膜成本至少須要10億美圓。

新制程工藝之因此貴，一方面是貴在新工藝高昂的研發成本和偏低的成品率，另外一方面也是由於光刻機、刻蝕機等設備的價格異常昂貴。

之前道光刻機爲例，國內商業化量產依舊停滯在90nm，40/65nm的光刻機雖然取得技術突破，但依舊沒有商業化量產，有可能還處於實驗室狀態。

中芯國際、華力微等晶圓廠的28nm光刻機徹底依賴進口，並且價格頗爲不菲——ASML主流技術水平的光刻機售價爲幾千萬美圓，最早進的EUV光刻機問世時售價曾高達1億美圓…… 

光刻機

每片CPU的掩膜成本=掩膜總成本/總產量，所以，若是產量小，CPU的成本會由於掩膜成本而較高，只要產量足夠大，好比每一年出貨以億計，掩膜成本被巨大的產量分攤到微乎其微。 三、封測成本

晶圓倒裝機

在晶片完成上述光刻、刻蝕等步驟後，還須要用後道光刻機、減薄機、劃片機、裝片機、引線鍵合機、倒裝機等製造設備給晶片裝個殼，將以前加工好的晶片和基片、散熱片堆疊在一塊兒，最終造成咱們平常見到的四四方方、帶針腳和商標的CPU。

封裝成本就是這個過程所須要的資金。在產量巨大的通常狀況下，封裝成本通常佔硬件成本的5%-25%左右，不過IBM的有些芯片封裝成本佔總成本一半左右，聽說最高曾達到過70%......

測試能夠鑑別出每一顆處理器的關鍵特性，好比最高頻率、功耗、發熱量等，並決定處理器的等級，好比將一堆芯片分門別類爲：i54460、i54590、i54690、i54690K等，以後英特爾就能夠根據不一樣的等級，開出不一樣的售價。若是芯片產量足夠大的話，測試成本在CPU總成本的佔比能夠忽略不計。

以已經很是成熟的40nm低功耗工藝爲例，採用該製程工藝的CPU，其測試成本約爲2美圓，封裝成本約爲6美圓。 

四、設計成本

設計成本主要包括專利成本、開發工具成本、工程師工資和場地費用等。

一是專利成本。目前，國內只有像龍芯、申威等少數走獨立自主技術路線的IC設計公司能夠作到本身設計的CPU/微結構不含第三方IP，好比申威4十一、申威1621，龍芯3A2000/3B2000/3A3000/3B3000，以及微結構GS464E皆不含第三方IP。而國內其餘IC設計公司基本上還處於購買國外IP作集成的階段，主要的IP供應商都是國外公司。

以海思、展訊、聯芯、全志、瑞芯微、新岸線等ARM陣營IC設計公司爲例，這些公司無一例外依賴於ARM的IP受權——海思的麒麟950就購買了ARM Cortex A53和A72，不只要一次性支付一筆不菲的受權費，並且每生產一片芯片，還要支付必定的專利費……

這種購買IP受權的商業模式，實際效果是ARM猶如開啓了印鈔機，而國內IC設計公司只能賺一點辛苦錢，直接致使國內ARM陣營IC設計公司「操的是賣白粉的心，賺的是賣白菜的錢」。

二是開發工具成本。要設計CPU就離不開EDA(電子設計自動化)工具的輔助，好比前端設計的仿真環境，低功耗流程設計工具，時序仿真工具，芯片後端設計的工具等等。

要購買這些EDA工具，一樣耗費頗爲不菲，特別是國內IC設計公司的EDA工具大多數都依賴於國外公司的狀況下(國內研發EDA工具作的最好的是華大九天，但市場份額比較小)。

三是工程師的工資等成本。像IBM、AMD、Marvell等IC設計公司中，有5年以上經驗的工程師的月薪在25K-50K之 間，國內海思、展訊、聯芯有5年以上經驗的工程師的月薪也在15K-30K之間。

假設一個IC設計公司有500人(英特爾公司有約10萬員工)，每一個員工以月薪20K計算，光工資成本一年就須要1.2億元……

四是其餘成本。好比公司場地租用、宣傳營銷、行政開銷等零零碎碎的成本開銷，這些開銷因各個公司的狀況有所不一樣，並且有的差距會很是大。

國產CPU售價爲什麼居高不下

爲了形象地解釋這個問題，咱們假設兩款國產CPU：CPU-X和CPU-Y。

首先看晶片成本。

假設CPU-X採用40nm製程，芯片面積200平方毫米;CPU-Y採用28nm製程，芯片面積140平方毫米(製程越小，晶片面積越小)。

一片12寸晶圓價格爲4000美圓，面積約爲7萬平方毫米。經計算能夠得出，一片12寸晶圓能夠切割出299個CPU-X或495個CPU-Y(40/28nm技術已經很是成熟，切割成本差別很是小，就忽略不計了)。

因爲在將晶圓加工、切割成晶片的時候，並不能保證100%成果，於是存在一個成品率的問題，以49%的成品率計算，一片12寸晶圓能夠切出146個符合良品標準CPU-X或242個CPU-Y，最後12寸晶圓的價格/切割出的成品晶片，能夠得出結論： 採用40nm製程的CPU-X的晶片成本爲27.3美圓;採用28nm製程的CPU-Y的晶片成本爲16.5美圓。

能夠看出，採用更先進的製程，可以有效下降晶片成本。

其次看掩膜成本。

上文已經提到過40/28nm的工藝已經很是成熟，40nm低功耗工藝的掩膜成本約爲200萬多美圓。若是CPU-X的產量爲10萬片，則分攤到每一片CPU上的成本爲20美圓;若是CPU-X的產量爲100萬片，則分攤到每一片CPU上的成本爲2美圓;若是CPU-X的產量爲1000萬片，則分攤到每一片CPU上的成本爲0.2美圓; 28nm HKMG掩膜成本爲600多萬美圓，若是CPU-Y的產量爲10萬片，則分攤到每一片CPU上的成本爲60美圓;若是CPU-Y的產量爲100萬片，則分攤到每一片CPU上的成本爲6美圓;若是CPU-Y的產量爲1000萬片，則分攤到每一片CPU上的成本爲0.6美圓。

因而可知，在使用相同工藝的狀況下，隨着CPU的產量增長，CPU的掩膜成本會逐步下降，若是產量以億爲單位，即使使用最昂貴的14/16nm製程工藝，其掩膜成本也能夠被壓縮到3美圓之內。

再次看封測成本。

封裝成本通常佔硬件成本的5%-25%左右，以前講過，好比CPU-X採用很是成熟的40nm製程，其測試成本約爲2美圓，封裝成本約爲6美圓。

最後看設計成本和其餘成本。

設計成本很是很差量化，由於各家IC設計公司員工數量不一樣，購買IP的耗費、購買EDA工具的成本各異。其餘成本一樣很差量化，各家公司場地租用、宣傳營銷、行政開銷等所耗費的資金差距很是大。       因爲設計成本和其餘成本很是很差量化，筆者按國際通用的低盈利芯片設計公司的訂價策略8：20訂價法來計算最後的售價，也就是硬件成本爲8的狀況下，訂價爲20(在不購買國外IP的狀況下，通常能作到這個訂價)。       別以爲這個訂價高，其實已經比較低了，英特爾通常訂價策略爲8：35，AMD歷史上曾達到過8：50……

CPU硬件成本包括晶片成本+掩膜成本+測試成本+封裝成本四部分。 若是CPU-X的產量達到10萬片，則掩膜成本爲20美圓，加上27.3美圓的晶片成本和8美圓的封測成本，其硬件成本爲55.3美圓，採用8：20訂價法，其售價爲138.25美圓。若是將CPU-X的產量達到100萬片，其硬件成本爲37.3美圓，採用8：20訂價法，其售價爲93.25。若是CPU-Y的產量爲10萬片，則掩膜成本爲60美圓，以前計算過晶片成本爲16.5美圓，加上封測成本，那麼硬件成本爲85美圓左右，採用8：20訂價法，其售價爲212.5美圓。若是CPU-Y的產量爲100萬片，則掩膜成本爲6美圓，硬件成本約爲30美圓，其售價約爲75美圓。

顯而易見，雖然使用更先進的製程會致使掩膜總成本提高，但卻能夠下降晶片成本。

而只要產量足夠大，就可使每片CPU的掩膜成本大幅下降，使擁有「更貴的製程工藝+更大的產量」屬性的CPU，會比擁有「便宜的製程工藝+較小的產量」屬性的CPU的成本更低，特別是在產量相差100倍的狀況下，成本上的差距會猶如鴻溝。 那國產CPU的產量爲什麼上不去呢?

像龍芯、申威等自主CPU，因爲另起爐竈，自建技術體系，必然和現有的Wintel(微軟+英特爾)體系不兼容，在PC市場被Wintel壟斷的狀況下，天然致使市場化進程寸步難行。

而兆芯雖然一樣採用X86指令集，能夠跑Windows，不存在軟件生態問題，但在技術上徹底依賴於威盛公司，天然提升了成本，加上性能孱弱，不具有市場競爭力——即使一味擴大產能，也只能是產量越大，虧得越多，因此只能在黨政軍市場尋求機會，產量天然很是有限。

總之，拋開國內IC設計公司和英特爾在設計能力的差距不談，單純講製程工藝和產量對性能和成本的影響，在國產CPU產量很是小的狀況下，即使使用很是便宜的製程工藝流片，依舊致使其成本比英特爾的CPU要高，價格也更貴。       而英特爾則能夠依靠市場的壟斷地位，即使使用了最貴的製程工藝，以龐大的產量壓低成本，攫取超額利潤，使本身的利潤率高達60%。