Xilinx Zynq-7000嵌入式系統設計與實現 學習教程（1）

學習資料下載地址：http://www.edawiki.com

開篇體會;

　　Xilinx的ZYNQ系列FPGA是二種看上去對立面的思想的融合，ARM處理器的串行執行+FPGA的並行執行，着力於解決大數據處理、人工智能等複雜高性能算法處理。

新的設計工具的推出，vivado HLS，更加註重嵌入式系統的系統級建模，經過HLS工具，用戶只須要編寫C語言代碼，就可讓工具自動轉換和生成HDL代碼

隨着異構架構和片上系統技術的不斷髮展，協同設計、協同仿真和協同調試將成爲將來嵌入式系統開發者必備的素質。所謂的協同，就是要求設計者同時掌握軟件和硬件知識，這與傳統上軟件和硬件分離的設計方法有着本質的區別。

因爲半導體技術的不斷髮展，使得電子系統從傳統的PCB板級進化到芯片級，對於嵌入式系統的小型化、低功耗和可靠性的改善都提供了強大的保證。

 

①全可編程片上系統基礎知識

　　以傳統的現場可編程門陣列結構（Field Programmable Gate Array，FPGA）爲基礎，將專用的中央處理器單元（Central Processing Uint，CPU）和可編程邏輯資源集成在單個芯片中，產生了一種全新的設計平臺，咱們稱之爲全可編程片上系統（ALL Programmable System-on-chip，APSoC）.

SoC的架構以下：（固化、靈活性差、專用性強、設計複雜）

 

 APSoC的架構呢？？（由詞的全拼意淫，靈活性強，既有固化的又有可靈活控制的。。。）

SoC、CPU、MCU的比較？

　　SoC:能夠集成多個功能強大的處理器內核、能夠集成存儲塊、IO資源及其餘外設、能夠集成GPU\DSP\音頻視頻解碼器等、能夠運行不一樣的操做系統、用於高級應用如智能手機\平板電腦等

　　CPU：單個處理器核、須要外部額外的存儲器核外設支持、應用絕大多數場合

　　MCU:典型的只有一個處理器內核、內部包含了存儲器、IO及其餘外設、用於工業控制領域如嵌入式應用

APSoC的誕生背景：

　　在全可編程平臺設計階段，設計已經從傳統上以硬件描述語言HDL爲中心的硬件邏輯設計，轉換到以C語言爲表明的軟件爲中心的功能描述，因此就造成了以C語言描述嵌入式系統結構的功能，而用HDL語言描述硬件的具體實現的設計方法，這也是基於全可編程SoC和傳統上基於SoC器件實現嵌入式系統設計的最大區別，即真正實現了軟件和硬件的協同設計。

最大優勢可實現硬件加速：

　　設計者能夠根據需求在硬件實現和軟件實現之間進行權衡，使所設計的嵌入式系統知足最好的性價比要求，例如，在實現一個嵌入式系統設計時，當使用軟件實現算法成爲整個系統性能的瓶頸時，設計人員能夠選在在全可編程SoC內使用硬件邏輯定製協處理器引擎來高效的實現該算法，這個使用硬件邏輯實現的協處理器，能夠經過AMBA接口與全可編程SoC內的ARM Cortex A9嵌入式處理器鏈接，此外，經過XilinX所提供的最新高級綜合工具HLS，設計者很容易將軟件瓶頸轉換爲由硬件處理。

②全可編程片上系統中的處理器類型

　　根據不一樣的需求，全可編程片上系統的處理器能夠分爲軟核和硬核處理器。

　　硬核處理器：早期Xilinx將IBM公司的PowerPC硬核集成在V5系列的FPGA中，後來將ARM公司的雙核Cortex-A9硬核集成在ZYNQ 7000系列的SoC芯片中

　　軟核處理器：對於一些對處理器性能要求不是很高的需求，沒有必要在硅片上專門劃分必定的區域來實現專用的處理器，而是經過使用FPGA芯片內所提供的設計資源，包括LUT\bram、觸發器和互聯資源，實現一個處理器的功能，這就是軟核處理器，對於軟核處理器，他經過HDL語言或者網表進行描述 ，經過經過綜合後才能被使用。

③ZYNQ-7000 SoC功能與結構

　　

              

　　     

在該全可編程SoC中，雙核ARM-Cortex-A9多核CPU是PS的心臟，它包含片上存儲器、外部存儲器接口和豐富功能的外設。

與傳統的FPGA和SoC相比，ZYNQ7000不但提供了FPGA靈活性和可擴展性，也提供了專用集成電路的相關性能、功耗和易用性。

ZYNQ 7000的結構便於將定製邏輯和軟件分別映射到PL和PS中，這樣就可實現獨一無二和差別化的系統功能。

與傳統的FPGA方法不一樣的是，ZYNQ 7000 SoC老是最早啓動PS內的處理器，這樣容許PS上運行的基於軟件程序用於啓動系統而且配置PL，這樣能夠將配置PL的國政設置成啓動過程的一部分或者在未來的某個時間再單獨的配置PL，此外能夠實現PL的徹底重配置或者使用部分可重配置（PR，Partional Reconfihuration，容許動態的從新配置PL中的某一個部分，這樣可以對設計進行動態的修改）。

-----------------------------------------------------------神聖的分割線-------------------------------------------------------------------------------------------------------------------------------------------------------------

　　

-----------------------------------------------------------休息一下，後續PS構成、PL構成、互聯結構、供電引腳、MIO到EMIO的連接等內容-------------------------------------------------------------------------------------------------------------------------------------------------------------