數字ic知識點總結

目錄html 參考文章面試 問題：算法 時序邏輯電路分析編程 乒乓buffer後端 觸發器緩存 創建時間和保持時間（這個圖畫的很詳細）dom verilog 實現任意分頻異步 計算機體系結構——流水線技術（Pipelining）函數 敏感列表工具 數字ic設計流程 長溝道器件電壓和電流的關係 亞穩態 DMA(直接內存訪問) FIFO Verilog整理筆記之SRAM篇 RAM家族 HDL語言的層次

>>阅读原文<<