systemverilog學習環境的搭建

博主爲了搭建sv的學習環境，當初是花費了不少的時間，找了不少軟件包。
但因爲這些軟件包都是破解版的，都比較老舊，而sv是一門新型的硬件描述
語言，因此並不支持。
最後博主仍是找到了，解決的辦法：
博主到altera的官網，下載了適用於fpga的modelsim ，這個軟件包只要在
安裝時選擇starter edition就是徹底免費的license。
下面給出連接：
連接: https://pan.baidu.com/s/1FoM29e0mPL4KILO01mJqDw 密碼: imv2
直接安裝，就能夠獲得相應的開發環境了。