低電壓SRAM的重要性

隨着SOC 技術的發展，CMOS 工藝尺寸不斷縮小，芯片集成度愈來愈高，使得單位面積芯片的功耗不斷提升。近年來，便攜式電子產品如智能手機、平板電腦、數碼相機、智能手環發展迅猛，而對於使用電池的便攜式電子產品，芯片的功耗會直接影響到電池的使用時間、使用壽命，功耗逐漸成爲大規模集成電路設計中最關心的問題。
 
CMOS 集成電路中的功耗由動態功耗、靜態功耗和短路功耗組成。各個功耗表達式如公式所示：
 
 
其中，Pdynamic是電路電容充放電產生的動態功耗，與電源電壓成平方關係；Pleak是靜態功耗，即漏電流產生的功耗，與電源電壓成一次方關係；Pshort是電路的短路功耗，產生於NMOS、PMOS 同時導通的瞬間，一樣與電源電壓成一次方關係。因而可知下降電源電壓可以直接有效地下降電路的功耗。
 
SRAM的功耗包括動態功耗和靜態功耗，動態功耗和靜態功耗所佔總功耗的比例不是一成不變的，其比例隨集成電路工藝的發展而變化。工藝每前進一個節點，MOSFET 漏電流大約增長5 倍。器件特徵尺寸的減小，使得靜態功耗在電路總功耗中所佔比例愈來愈大，同時也必然引發靜態泄漏電流的增長。據統計，在90nm 工藝下，IC 漏電流功耗大約佔整個功耗的1/3，在65nm 工藝下，IC 漏電流功耗已經佔總功耗的一半以上。因爲動態功耗與電源電壓是平方的關係，靜態功耗與電源電壓是一次方關係，下降電源電壓可以使得動態功耗和靜態功耗都獲得大幅下降。