【Codecs系列】之主流IPC芯片硬件架構的簡單分析

DATE: 2019-2-18

---

一、參考

DSP芯片的基本結構
Ti DSP 優化基本策略
TI公司之DSP結構與芯片

二、主流視頻編解碼硬件架構

2.一、TI公司 DSP芯片

DSP芯片採用哈佛結構，採用流水線技術，具備特殊的DSP指令，專用硬件乘法器(MAC，AAC)，再加上集成電路的優化設計可以使DSP芯片的指令週期在200ns如下。
DSP芯片採用的硬件架構是DSP內核，具備本身特殊的DSP指令，能夠進行Intrinsic優化。
基於Keystone架構的DSP：http://www.javashuo.com/article/p-yvemxtvy-dc.html

TMS320C6672：2核DSP

TMS320C6674：4核DSP

TMS320C6678：8核DSP

TMS320C6670：4核通訊片上系統（SoC）

MS320C6671：1核DSP，全系列封裝引腳兼容

2.二、 HISI芯片

CPU核採用ARM架構，主流芯片採用大小核Big-little的主從架構。
Hisi3519V101:
雙核： A7@800MHZ, 32KB I-Cache
A17@1.25GHZ,32KB I-Cache
Hisi3559AV100:
雙核 A73@1.6GHZ、雙核A53@1.2GHZ、單核A53@1.2GHZ

2.三、 Amba芯片

Amba芯片的CPU核主要採用ARM架構，以下：
s3lm：ARM Cortex-A9 CPU Core
CV2: Quad-core ARM Cortex-A53
CV22: Quad-core ARM Cortex-A53@1.2GHZ

2.四、Nvidia TX1芯片

TX1:四核 Cortex-A57@1.73GHZ

---

THE END!