dsp builder中多個project自動生成VHDL衝突的解決方法

在用dsp builder實現算法時，分解成多個小模塊仿真比較方便。每一個模塊能夠獨立生成對應的VHDL代碼。然而不一樣模塊的VHDL有重複的文件被包含在qip文件中，編譯時會由於重複而報錯。算法 個人解決方法是，在每一個模塊生成VHDL代碼時，都放在一個文件夾中，重複的文件會自動覆蓋掉，便不會出現重複致使的報錯了。ui

>>阅读原文<<