【SV】通過「三個問題」瞭解進程併發與進程通信

本文通過三個問題，以提問的形式來學習sv的並行進程和進程通信的基本知識。 1，什麼是sv的進程？ systemverilog在eda仿真中本身是通過軟件模擬實際的硬件處理，而電路處理都是並行開展的。所以，sv或者verilog中需要有功能 模擬各並行執行的組件。sv中增加了fork joinx類來加強該方面的能力。 fork…join/join_any/join_none三種語句的區別用下面圖解釋

>>阅读原文<<