TMS32028335通過Mcbsp口經過FPGA K7配置PLL芯片AD9518-1

TMS32028335配置PLL芯片AD9518-1 目前在調試一塊高速AD採集的FPGA板子，需要時鐘頻率爲300M作爲系統時鐘，硬件上設計採樣PLL芯片AD9518-1產生此頻率時鐘。AD9518-1概況如下： 大概描述下鎖相環的工作原理如下： 主要意思就是，外部時鐘進入PLL後首先進行R分頻，然後鑑相器進行反饋信號與分頻後信號的相位檢測，再進入濾波器濾波後進入壓控振盪器VCO，此後一路經過D

>>阅读原文<<