Xilinx SRIO_gen2關於時鐘的問題

參考時鐘（reference clock） 在一開始，我一直不太清楚參考時鐘是什麼。其實看框圖就很清楚，refclk是由系統時鐘（sys_clk_p和sys_clk_n）經過差分信號輸入緩衝（IBUFDS）得到的，因此refclk其實是和系統時鐘同樣頻率的一個單端信號。從框圖中還可以看出，refclk還連接到了串行收發器端，這也和手冊中的文字描述是一致的。 最讓人費解的是，對於不同鏈路速率的傳輸，

>>阅读原文<<