VSTAR教程（二）系統運行後監控事件運行並查看觀測信號波形

  上一講配置好VSTAR IP到工程的軟連接以後，就可以在vivado重新生成插入VSTAR IP 後的bit流文件下載到FPGA開發板上，從而進一步監控和觀測。 一、啓動 Vivado 進行合成和實現 1. 打開 Vivado 中的示例項目。 根據VSTAR_DUT，確認已添加VSTAR IP（ i_VSTAR_TOP） 。 請保持 VSTAR 打開狀態。 2. 綜合和實現完成後，將比特流寫入

>>阅读原文<<