併發數據結構:談談volatile變量

由來html 在CLR 2.0 Memory Model中，咱們知道現代CPU架構從CPU到Memory Controller每一級都有速度，容量不一樣的高速緩存。之因此這樣設計，主要是由於性能。爲了進一步提高性能，當線程讀取內存中所指望的元素值時，CPU並非只讀取咱們所指望的元素值，它實際上會同時讀取該值周圍的若干字節，並將其放入高速緩存中。這是由於應用程序一般讀取的字節在內存中彼此相鄰。當應用

>>阅读原文<<