CPU模型機控制信號整理

前言: 我們的數字邏輯大作業的控制信號是一個最大最大的難點,於是我就在製作CPU的時候一邊做一邊整理了這份控制信號文檔 *注: 如果沒有特別註明SM=0,那麼默認是在SM=1的」執行」的時候(即時鐘下降沿)的真值表 SM爲0取地址SM爲1執行 因此，當SM爲0的時候，實際上控制信號產生邏輯輸出的是「取出指令」的控制信號 從單個元件的視角查看控制信號 通用寄存器組WE WE (不要再給WE取反了!!

>>阅读原文<<