異步電路中時鐘同步的方法

時鐘是數字電路中所有信號的參考，特別是在FPGA中，時鐘是時序電路的動力，是血液，是核心。沒有時鐘或者時鐘信號處理不得當，都會影響系統的性能甚至功能，所以在一般情況下，在同一個設計中使用同一個時鐘源，當系統中有多個時鐘時，需要根據不同情況選擇不同的處理方法，將所有的時鐘進行同步處理，下面分幾種情況介紹時鐘的同步處理方法。 第一種情況： 當有多個時鐘在同一個數字電路中，且有一個時鐘(Clk)的速率大

>>阅读原文<<