基於電磁兼容技術的多層PCB佈線設計須要注意的事項

1、前言

電磁兼容(Electro-MagneticCompatibility，簡稱EMC)是一門新興綜合性學科，它主要研究電磁干擾和抗干擾問題。電磁兼容性是指電子設備或系統在規定的電磁環境電平下，不因電磁干擾而下降性能指標，同時它們自己產生的電磁輻射不大於限定的極限電平，不影響其它系統的正常運行，並達到設備與設備、系統與系統之間互不干擾、共同可靠工做的目的。

電磁干擾(EMI)產生是因爲電磁干擾源經過耦合路徑將能量傳遞給敏感系統形成的，它包括由導線和公共地線的傳導、經過空間輻射或近場耦合3種基本形式。實踐證實，即便電路原理圖設計正確，印製電路板設計不當，也會對電子設備的可靠性產生不利影響，因此保證印製電路板電磁兼容性是整個系統設計的關鍵，本文主要討論電磁兼容技術及其在多層印製線路板(PrintedCircuitBoard，簡稱PCB)設計中的應用。

 

PCB是電子產品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣鏈接，是各類電子設備最基本的組成部分。現在，大規模和超大規模集成電路已在電子設備中獲得普遍應用，並且元器件在印刷電路板上的安裝密度愈來愈高，信號的傳輸速度更是愈來愈快，由此而引起的EMC問題也變得愈來愈突出。PCB有單面板(單層板)、雙面板(雙層板)和多層板之分。單面板和雙面板通常用於低、中密度佈線的電路和集成度較低的電路，多層板使用高密度佈線和集成度高的電路。從電磁兼容的角度看單面板和雙面板不適宜高速電路，單面、雙面佈線已知足不了高性能電路的要求，而多層佈線電路的發展爲解決以上問題提供了一種可能，而且其應用變得愈來愈普遍。

2、多層佈線的特色

PCB是由具備多層結構的有機和無機介質材料組成，層之間的鏈接經過過孔來實現，過孔鍍上或填充金屬材料就能夠實現層之間的電信號導通。多層佈線之因此獲得普遍的應用，究其緣由，有如下特色：

(1)多層板內部設有專用電源層、地線層。電源層能夠做爲噪聲迴路，下降干擾;同時電源層還爲系統全部信號提供迴路，消除公共阻抗耦合干擾。減少了供電線路的阻抗，從而減少了公共阻抗干擾。

(2)多層板採用了專門地線層，對全部信號線而言都有專門接地線。信號線的特性:阻抗穩定、易匹配，減小了反射引發的波形畸變;同時，採用專門的地線層加大了信號線和地線之間的分佈電容，減少了串擾。

3、印製電路板的疊層設計

一、PCB的佈線規則

多層電路板的電磁兼容分析能夠基於克希霍夫定律和法拉第電磁感應定律。根據克希霍夫定律，任什麼時候域信號由源到負載的傳輸都必須有一個最低阻抗的路徑。

具備多層的PCB經常用於高速、高性能的系統，其中的多層用於直流(DC)電源或地參考平面。這些平面一般是沒有任何分割的實體平面，由於具備足夠的層用做電源或地層，所以沒有必要將不一樣的DC電壓置於同一層上。該層將會用做與它們相鄰的傳輸線上信號的電流返回通路。構造低阻抗的電流返回通路是這些平面層最重要的EMC目標。

信號層分佈在實體參考平面層之間，它們能夠是對稱的帶狀線和非對稱的帶狀線。以一個12層板爲例說明多層板的結構和佈局。其分層結構爲T-P-S-P-S-P-S-P-S-S-P-B，「T」爲頂層，「P」爲參考平面層，「S」爲信號層，「B」爲底層。從頂層至底層依次爲第1層、第2層、……、第12層。頂層和底層用做元件的焊盤，信號在頂層和底層不該傳輸太長的距離，以便減小來自走線的直接輻射。不相容的信號線應相互隔離，這樣作的目的是避免相互之間產生耦合干擾。高頻與低頻、大電流與小電流、數字與模擬信號線是不相容的，元件佈置中就應該把不相容元件放在印製板上不一樣的位置，在信號線的佈置上仍要注意把它們隔離。設計時要注意如下3個問題：

(1)肯定哪一個參考平面層將包含用於不一樣的DC電壓的多個電源區。假設第11層有多個DC電壓，就意味着設計者必須將高速信號儘量遠離第10層和底層，由於返回電流不能流過第10層以上的參考平面，而且須要使用縫合電容，第三、五、7和9層分別爲高速信號的信號層。重要信號的走線儘量以一個方向佈局，以便優化層上可能的走線通道數。分佈在不一樣層上的信號走線應互相垂直，這樣能夠減小線間的電場和磁場的耦合干擾，第3和第7層能夠設定爲「東西」走線，而第5和第9層設置爲「南北」走線。走線布在哪一層要根據其到達目的地的方向。

(2)高速信號走線時層的變化，及哪些不一樣的層用於一個獨立的走線，確保返回電流從一個參考平面流到須要的新參考平面。這樣是爲了減少信號環路面積，減少環路的差模電流輻射和共模電流輻射。環路輻射與電流強度、環路面積成正比。實際上，最好的設計並不要求返回電流改變參考平面，而是簡單地從參考平面的一側改變到另外一側。如信號層的組合能夠用做信號層對:第3層和第5層，第5層和第7層，第7層和第9層，這就容許一個東西方向和南北方向造成一個佈線組合。可是第3層和第9層的組合就不該使用，由於這要求返回電流從第4層流到第8層。儘管一個去耦電容能夠放置在過孔附近，但在高頻時因爲存在引線和過孔電感而使電容失去做用。而且這種走線會使信號環路面積增大，不利減少電流輻射。

(3)爲參考平面層選定DC電壓。該例中，因爲處理器內部信號處理的高速性，導致在電源/地參考引腳上存在大量的噪聲。所以，在爲處理器提供相同DC電壓上使用去耦電容器很是重要，而且儘量有效地使用去耦電容器。下降這些元件電感的最好方法是鏈接走線儘量短和寬，而且儘量使過孔短和粗。

若是第2層分配爲「地」，且第4層分配爲處理器的電源，則過孔距離放置處理器和去耦電容器的頂層應該儘量短。延伸到板的底層的過空剩餘部分不包含任何重要的電流，並且距離短不會具備天線做用。表1列出了疊層設計佈局的參考配置。

 

二、20-H規則3-W法則

在多層PCB板電磁兼容性設計中，肯定多層板電源層與邊沿的距離和解決印製條間的距離有兩個基本原則:20-H規則及3-W法則。

20-H原則：因爲磁通之間的鏈接，RF電流一般存在於電源平面的邊緣，這種層間的耦合稱爲邊緣效應，當使用高速的數字邏輯和時鐘信號時，電源平面間會互相耦合RF電流，如圖1所示。爲減少這種效應，電源平面的物理尺寸都應該比最靠近地平面的物理尺寸至少小20H(H爲電源平面和地平面之間的距離)，電源的邊緣效應一般發生在10H左右，20H時約10%的磁通被阻斷，若是想達到98%磁通被阻斷的話，則須要100%的邊界值，如圖1所示。20-H規則決定了電源平面和最近的接地平面間的物理距離，這個距離包括敷銅厚度、預填充和絕緣分離層。使用20-H能夠提升PCB自身的諧振頻率。

 

3-W法則：當兩條印製線間距較小時，兩條線之間會發生電磁串擾，這會使有關電路功能失常，爲避免這種干擾，應保持任何線條間距不小於3倍印製線條寬度，即不小於3W(W爲印製線條寬度)。印製線條寬度取決於線條阻抗的要求，太寬會影響佈線密度，太窄會影響傳輸到終端的信號完整性和強度。時鐘電路、差分對、I/O端口的佈線都是3-W原則的基本應用對象。3-W原則只是表示了串擾能量衰減70%的電磁通量線邊界，若要求更高，如保證串擾能量衰減98%的電磁通量邊界線就必須採用10W間隔。

三、地線的佈置

首先，要創建分佈參數的概念，高於必定頻率時，任何金屬導線都要當作是由電阻、電感構成的器件。因此接地引線具備必定阻抗而且構成電氣迴路，無論是單點接地仍是多點接地，都必須構成低阻抗迴路進入真正的地或機架。25mm長的典型印製線大約會表現15～20nH電感，加上分佈電容的存在，就會在接地板和設備機架之間構成諧振電路。其次，接地電流流經接地線時，會產生傳輸線效應和天線效應。當線條長度爲1/4波長時，表現出很高的阻抗，接地線其實是開路的，接地線反而成爲向外輻射的天線。最後，接地板上充滿高頻電流和騷擾造成的渦流，所以，在接地點之間構成許多回路，這些迴路的直徑(或接地點間距)應小於最高頻率波長的1/20。選擇恰當的器件是設計成功的重要因素，特別是在選擇邏輯器件時，儘可能選擇上升時間比5ns長的，決不要選比電路要求時序快的邏輯器件。

四、電源線的佈置

對於多層板，採用電源層-地層結構供電，這種結構的特性阻抗比軌線對小得多，能夠作到小於1Ω。這種結構具備必定的電容，沒必要在每一個集成芯片旁加高頻去耦電容。即便層電容容量不夠，須要外加去耦電容時，也不要加在集成芯片旁邊，可加在印製板的任何地方。集成芯片的電源腳和地腳能夠經過金屬化通孔直接與電源層和地層鏈接，因此供電環路老是最小的。因爲「電流老是走阻抗最小途徑」原則，地層上的高頻迴流老是緊貼在軌線下面走，除非有地層隔縫阻擋，所以信號環路也老是最小的。可見電源層-地層結構與軌線對供電相比較，具備佈置簡單靈活、電磁兼容性好等優勢。

4、寫在最後

總之，在多層PCB設計中，元器件要分組放置，以防止產生組間干擾;高速電路位置要安排恰當，以避免經過電場耦合或磁場耦合干擾其餘電路;根據狀況分別設置地線，以防止共地線阻抗耦合干擾;供電環路面積應該減少到最低程度，且不一樣電源的供電環路不要重疊，以免產生磁場耦合;不相容的信號線要相互隔離，以避免產生耦合干擾;還應減少信號環路面積，以下降環路輻射和共模輻射。