【工程源碼】Altera FPGA 開啓引腳片上上拉電阻功能

本文和設計代碼由FPGA愛好者小梅哥編寫，未經作者許可，本文僅允許網絡論壇複製轉載，且轉載時請標明原作者。   Cyclone IV E FPGA的通用輸入輸出管腳都支持內部弱上拉電阻，但是時鐘輸入腳不支持。所以，當需要上拉電阻的信號（如本例中的矩陣鍵盤Row信號和IIC協議中的SDA、SCL信號）連接到了FPGA的通用輸入輸出管腳上，在一些要求不高的場合，就可以使用片上上拉電阻來爲這些信號設置上

>>阅读原文<<