JavaShuo
欄目
標籤
以太網詳解(三)-PHY Transceiver硬件設計注意事項
時間 2021-01-20
欄目
系統網絡
简体版
原文
原文鏈接
以太網接口硬件設計中,現在CPU集成度越來越高,都會集成MAC,而對於硬件設計來說,只需要外接PHY Transceiver IC即可實現以太網通信,而PHY芯片(以百兆爲例)外圍電路基本如下所示: RJ45連接器 ESD保護芯片 網絡變壓器 PHY Transciver MAC Controller 晶體 電源 狀態指示燈 RJ45連接器 RJ是Registered Jack的縮寫,意思是「註冊
>>阅读原文<<
相關文章
1.
PHY Transceiver硬件設計
2.
USB詳解(三)-硬件設計注意事項
3.
EFR32的硬件設計注意事項
4.
【硬件】以太網PHY芯片有三個時鐘說明
5.
webapp設計注意事項
6.
硬件入門之PCB設計注意事項
7.
以太網PHY和MAC
8.
PADS設計注意事項
9.
設計表注意事項
10.
硬件電路設計方面的幾個注意事項
更多相關文章...
•
XML 注意事項
-
XML 教程
•
以太網是什麼?
-
TCP/IP教程
•
三篇文章瞭解 TiDB 技術內幕 —— 說計算
•
Flink 數據傳輸及反壓詳解
相關標籤/搜索
注意事項
註解詳解
transceiver
phy
以太網
以太
注意
注以
硬件
網絡設計
系統網絡
網站建設指南
紅包項目實戰
網站品質教程
設計模式
計算
插件
0
分享到微博
分享到微信
分享到QQ
每日一句
每一个你不满意的现在,都有一个你没有努力的曾经。
最新文章
1.
[最佳實踐]瞭解 Eolinker 如何助力遠程辦公
2.
katalon studio 安裝教程
3.
精通hibernate(harness hibernate oreilly)中的一個」錯誤「
4.
ECharts立體圓柱型
5.
零拷貝總結
6.
6 傳輸層
7.
Github協作圖想
8.
Cannot load 32-bit SWT libraries on 64-bit JVM
9.
IntelliJ IDEA 找其歷史版本
10.
Unity3D(二)遊戲對象及組件
本站公眾號
歡迎關注本站公眾號,獲取更多信息
相關文章
1.
PHY Transceiver硬件設計
2.
USB詳解(三)-硬件設計注意事項
3.
EFR32的硬件設計注意事項
4.
【硬件】以太網PHY芯片有三個時鐘說明
5.
webapp設計注意事項
6.
硬件入門之PCB設計注意事項
7.
以太網PHY和MAC
8.
PADS設計注意事項
9.
設計表注意事項
10.
硬件電路設計方面的幾個注意事項
>>更多相關文章<<