ModelSim入門及Testbench編寫——合理利用仿真纔是王道

 ModelSim入門及Testbench編寫——合理利用仿真纔是王道 在入職之前曾自學了一段時間的Verilog，後來因爲工作的緣故鮮有接觸，就擱置下來了。後來因偶然的機會需要參與一個CPLD的小項目，又開始從零學起，有些諷刺的是，不知道如何入手工具的我又回到EDN上翻之前自己寫的博文，才重新熟悉了Quartus的使用流程。現在得了些空閒，最重要的是有了些許想法，終於重新打起精神來料理一個博客。

>>阅读原文<<