Verilog 中signed和$signed()的用法

1、在verilog中有時會用signed修飾符來修飾定義的數據，運算的時候也會用$signed（）任務來強制轉換數據，那麼signed的修飾是爲什麼呢，是爲了區分有符號數和無符號數的加法和乘法嗎？其實不是的，因爲有符號數和無符號數據的加法強結果和乘法器結構是一樣的，signed的真正作用是決定如何對操作數擴位的問題。 2、verilog中的加法和乘法操作前，會先對操作數據擴位成結果相同的位寬，然

>>阅读原文<<