FPGA經過SPI對ADC配置簡介（四）-------Verilog實現4線SPI配置

時間 2020-07-24

標籤 fpga 經過 spi adc 配置簡介 verilog 實現简体版

原文原文鏈接

第二篇以德州儀器(TI)的高速ADC芯片——ads52j90爲例，介紹完了 4線SPI配置時序。本篇將以該芯片SPI結構爲例，具體介紹如何利用verilog 實現4線SPI配置時序。不管實現讀仍是寫功能，都先要提供SCLK。假如FPGA系統工做時鐘40MHz，咱們能夠利用計數器產生一個n分頻的時鐘做爲SCLK，本例中n取8，SCLK頻率5MHz。SCLK產生的代碼以下： web SCLK時鐘有了

>>阅读原文<<

相關標籤/搜索

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。