跨時鐘域處理——脈衝同步器

verilog實現上面的電路： module pulse_syc(     input sclk_1,     input sclk_2,     input p_in,     output p_out,     output p_out1 );     reg p_in_reg=0;     reg delay0,delay1,delay2;     wire mux_2;     assig

>>阅读原文<<