QSYS系統簡介

QSYS是SoPC Builder的新一代產品。

QSYS系統集成工具自動生成互聯邏輯，鏈接IP和子系統

QSYS的設計理念是提升設計抽象級，從而使機器自動生成底層代碼。

Altera的Avalon總線的IP能夠與ARM AMBA總線經過QSYS混合。

若是使用的是不一樣的總線協議，則用戶能夠經過使用一個橋元件來把主從元件鏈接起來，好比可使用AMBA-AHB-to-Avalon橋。

QSYS自定義組件可使用的組件接口包括：

（1）Memory-Mapped(MM)：用於存儲器映射的Avalon-MM或AXI主端口和從端口。

（2）Avalon Streaming(Avalon-ST)：用於Avalon-ST源和宿的點對點的鏈接。

（3）Interrupts：用於生成中斷的中斷髮送器和執行中斷的中斷接收器之間的點到點的鏈接。

（4）Clocks, Resets：用於時鐘源、復位源之間點到點的鏈接。

（5）Conduits：用於通道接口之間的點到點的鏈接。

（6）Avalon Tri-State Conduit：用於鏈接到PCB上的三態器件的QSYS系統中的三態總線控制器。