【FPGA——乘法運算】基於USE_DSP資源來實現

0   背景         最近工程主要涉及到乘法和加法運算，然後想將兩個無符號數的乘法採用USE_DSP硬核來實現。 1  過程         軟件版本：Vivado 2017.4      Synthesis Settings： 採用工具默認設置。         程序編寫完畢後，進行綜合，然後查看utilization report，發現40個通道對應的乘法運算只使用了2個DSP48資源

>>阅读原文<<