exynos4412—CMU裸板複習

    

  

本章描述了Exynos 4412 SCP的時鐘管理單元(CMUs)。在Exynos 4412 SCP中，CMUs控制相位鎖相環(PLLs)，併爲CPU、總線和單個ip的功能時鐘生成系統時鐘。它們還與電源管理單元(PMU)通訊，以便在進入某些低功耗模式以前中止時鐘，從而經過最小化時鐘切換來下降功耗。

7.1時鐘域

在Exynos 4412 SCP中，它將函數塊彼此異步計時，以提供更普遍的操做頻率選擇。它還簡化了物理實現。

• CPU塊由Cortex-A9 MPCore處理器、L2緩存控制器和CoreSight組成。它的工做電壓爲0.875 V-1.30 V。Cortex-A9 MPCore的工做頻率爲200MHz - 1.4 GHz，核心視程時鐘最高可達200MHz。CPU塊中的CMU (CMU CPU)爲CPU塊中的ip生成全部必要的時鐘。它還爲Cortex-A9 MPCore產生必定的控制信號。
• DMC塊由DRAM內存控制器(DMC)、安全子系統(SSS)和通用中斷控制器(GIC)組成。DMC塊中的CMU (CMU_DMC)生成400mhz DRAM時鐘，200mhz與DRAM時鐘同步的AXI總線時鐘，100MHz時鐘用於寄存器訪問。它還爲加速器相干端口(ACP)總線生成200mhz時鐘，用於內存相干性檢查並鏈接CPU和SSS總線主機。
• 左總線和右總線塊包含全局數據總線，它們的時鐘頻率爲200mhz。全局數據總線在DRAM和各個子塊之間傳輸數據。它還包含以100兆赫茲爲時鐘的全局外圍總線。您可使用100mhz時鐘進行寄存器訪問。
• CMU TOP爲全部剩餘的功能塊生成時鐘，包括G3D、MFC、LCDO、ISP、CAM TV。FSYS, MFC, GPS, MAUDIO, danger和PERIR。它生成運行在400 / 200 / 160/ 133/ 100 MHz的總線時鐘。它還生成各類特殊的時鐘來操做Exynos 4412 SCP中的IPs
• 另外，異步總線橋接被插入到兩個不一樣的功能塊之間。

   

 作串口的時候所用時鐘，時鐘源還爲外圍總線提供時鐘源

 

硬件來講，一共有三種：鎖相環、選擇器、分頻器。

PLL結尾的：鎖相 環，用於倍頻

DIV：分頻器

例如：

核心板中能夠找到相應引腳：

 APLL_CON0中：

MDIV	[25:16]	RWX	PLL M Divide Value	0xC8
PDIV	[13:8]	RWX	PLL P Divide Value	0x6
SDIV	[2:0]	RWX	PLL S Divide Value	0x1

 鎖相環與時鐘管理相關配置表：

 以串口時鐘爲例分析：

回到第七章去找

 

我想從後往前找，看它的分頻因子是多少，

試着搜索 divuart0後：

開始驗證：

打印：

結果：

低四位 = 7

 MOUTUART0 / (UART0_RATIO + 1) = MOUTUART0  / (7 + 1)

MOUTUART0取決於 八位選擇器的輸出 ，存在於與這個寄存器相關的某一個區域：搜索MUXUART0

結果：

咱們打印這個寄存器的值：

結果：

選擇的時鐘源即爲：SCLKMPULL_USER_T

 

打印第四位，查看結果：

結果：

 

下面打印一下

結果：

 

找完一圈，找到了

即，800 / 8 = 100 MHz

至此，分析出了UART的時鐘源爲100MHz
  

 注意：以上是在bootloader層面去驗證，若是從事bootloader的設計的話，要本身設置這些寄存器獲得想要的時鐘頻率。