【工程源碼】 Altera DDR2控制器

本文和設計代碼由FPGA愛好者小梅哥編寫，未經作者許可，本文僅允許網絡論壇複製轉載，且轉載時請標明原作者。   Altera DDR2控制器使用IP的方式實現，一般很少自己寫控制器代碼。 ddr22 ddr22_inst   (     .aux_full_rate_clk (mem_aux_full_rate_clk),     .aux_half_rate_clk (mem_aux_half_

>>阅读原文<<