systemverilog中interface時鐘塊的時序控制

標題起的有點繞，沒辦法，將就一下了。。。 systemverilog引入了interface的概念將接口進行簡化，interface中可以定義時鐘塊（clocking block）來控制同步信號的時序。那麼，同步信號在什麼時候採樣，又在什麼時候驅動輸出呢？ 一、默認的情況。 如果不指定時鐘塊的時序，那麼效果如上面指定的那樣。 1step延遲規定了信號在前一個時間片的Postponed區域，在設計有

>>阅读原文<<