關於Verilog HDL的一些技巧、易錯、易忘點（不定期更新）

本文記錄一些關於Verilog HDL的一些技巧、易錯、易忘點等（主要是語法上），一方面是方便自己忘記語法時進行查閱翻看，另一方面是分享給大家，如果有錯的話，希望大家能夠評論指出。 關鍵詞： 　　·技巧篇： 　　　　　　組合邏輯輸出類型選擇; 　　　　　　語法上的變量交換;   　　·易忘篇： 　　　　　　case/casex/casez語句; 　　　　　　循環語句； 　　　　　　數制和操作符；

>>阅读原文<<