Low Power Design Framework

有人說基於65nm或更先進的工藝的設計,面積和頻率再也不是瓶頸,反而功耗會成爲新的瓶頸。框架 不懂,若是設計時不注意,致使了更多的門、更高的頻率,功耗怎麼可以達到要求呢?dom 一個門不單單佔用了硅片的面積,並且還帶來了相應的功耗,所以更簡化的設計一定帶來更低的功耗。ui 能在低頻率下完成的工做,爲何必定要在高頻率下完成呢?設計   下面是前些天聽的一個報告裏提到的,關於低功耗設計的框架:ci E
相關文章
相關標籤/搜索