UART學習之路（二）基本時序介紹

這次我們來介紹一下UART的基本時序，瞭解一下底層信號怎麼傳送的。方便以後使用Verilog HDL實現收發邏輯。 9600bit/s 的意思是每秒發送9600bit，因此可以理解爲將1s分解爲9600等分，對於發送端來說，每bit電平的維持時間是1/9600s，對於接收端來說，在1/9600s內要完成數據的採樣。因此對於不同時間源的設備，如何實現這個發送「節拍」以及設置接收採樣頻率非常重要，即主

>>阅读原文<<