xilinx 7系列 時鐘架構

參考文檔ug472. xilinx 7系列將器件分成不同的時鐘區域（clock regions），更具器件的規模，最小從1個時鐘區域到最大24個時鐘區域。一個時鐘區域包含所有的同步元素，包括CLB，I/O，串行收發器，DSP，BRAM，CMT等。不同的時鐘區域排布如下圖示。   其中，最主要的時鐘資源有：CMT（包含一個MMCM和PLL），BUFG，BUFH，BUFR，BUFMR等，其連接關係如下

>>阅读原文<<