ADI推出AD9528 JESD204B時鐘和SYSREF發生器

1:根據ADI官網上對9361的介紹，其中還提到了與9361相配套的電源，時鐘，LNA，PA等等功能部分須要的芯片，具體網頁：https://www.analog.com/en/products/ad9361.html

2:MATLAB Filter Design Wizard for AD9361 

3:關於AD9371調試筆記(https://blog.csdn.net/qq_20785973/article/details/83278990)

4:AD9371介紹,有不少相關應用介紹 (http://www.hqchip.com/gongsi/newinfo_3373.html)

5: 不少參考資料和視頻https://www.analog.com/cn/products/ad9361.html#product-reference

ADI近日宣佈推出 AD9528 JESD204B 時鐘和 SYSREF 發生器，以知足長期演進(LTE)和多載波 GSM 基站設計、防務電子系統、RF試驗儀器和其餘新興寬帶 RF GSPS 數據採集信號鏈的時鐘要求。隨着數據速率進入數千兆級，多通道同步和數據延遲管理成爲系統必不可少的一部分，將 JESD204B 標準運用在高速轉換器-數字處理器接口的作法在諸多最新應用中日益盛行。JESD204B 接口專門針對高數據速率系統設計需求而開發，AD9528 時鐘器件內置能夠支持和加強該接口標準特性的獨特功能。

 

 
ADI推出AD9528 JESD204B時鐘和SYSREF發生器

AD9528 提供低功耗、多路輸出時鐘分配功能，具備低抖動性能，還配有片內集成兩級鎖相環 (PLL) 和電壓控制振盪器 (VCO)。片內 VCO 的調諧範圍爲3.6 GHz 至4.0 GHz，搭載的輸入接收器和振盪器可同時提供單端和差分工做模式。

AD9528 提供與 JESD204B 兼容的子類 1 SYSREF 和肯定性延遲時鐘信號，而且支持多種 SYSREF 信號發生選項。最基本的是一個簡單的緩衝功能，其中，由用戶提供的SYSREF信號被扇出至SYSREF輸出引腳。若是爲其提供外部SYSREF源，AD9528還能將SYSREF輸出同步到內部產生的時鐘輸出，這是實現精確肯定性延遲的必要條件。AD9528也能在內部生成 SYSREF 源。AD9528 既支持連續信號SYSREF發生，也支持「n次」脈衝生成。對於向其提供時鐘的數據轉換器，連續信號可能致使轉換器輸出頻譜中出現無用雜散，在這種系統中，N次生成相當重要。

當鏈接到恢復的系統參考時鐘和 VCXO 時，AD9528 產生1 MHz 至400 MHz 範圍的12路低噪聲輸出，以及兩路高速輸出（最高1.25 GHz）。一路時鐘輸出相對於另外一路時鐘輸出的頻率和相位可經過分頻器相位選擇功能改變，該功能用做無抖動的時序粗調，其調整增量至關於 VCO 輸出信號的半個週期。每一個 SYSREF 信號都有額外的相位偏移能力，這樣，在每一個目標器件處，輸入最佳到達時間就變很是簡單。

報價與供貨

產品	樣片供貨	全面量產	千片訂量報價	封裝
AD9528BCPZ	如今	如今	8.25美圓/片	72引腳LFCSP
AD9528/PCBZ 評估板	如今	如今	190.00美圓/片	不適用

運用 ADI 的AD9680雙通道、14位、1.0 GSPS JESD204B ADC，能夠把 AD9528 用在寬帶 RF 數據採集應用設計中。