時序邏輯電路

【 1. 時序邏輯電路 】 特點 任一時刻的輸出不僅取決於該時刻的輸入，還與電路原來的狀態有關。 結構 分類 同步時序電路 存儲電路中所有觸發器的時鐘使用統一的CLK，狀態變化發生在同一刻。 異步時序電路 沒有統一的CLK，觸發器狀態的變化有先有後。 Mealy型 Y = F （ X , Q ） ， 與 X 、 Q 有 關 Y=F（X,Q） ，與X、Q有關 Y=F（X,Q），與X、Q有關 Moor

>>阅读原文<<